क्यों MOSFETs के गेट चार्ज वक्र (मिलर पठार) Vds पर निर्भर है?

Question

मुझे समझ नहीं आता कि MOSFETs का गेट चार्ज वक्र (वास्तव में: मिलर पठार भाग) नाली-स्रोत वोल्टेज Vds पर निर्भर क्यों है।

एक उदाहरण के रूप में, IRFZ44 की डेटाशीट पृष्ठ 4 (चित्र 6) पर पता चलता है कि गेट चार्ज विभिन्न कल्ट मानों के लिए घटता है।

मिलर का पठार अब बड़ी Vds के लिए क्यों है? क्या पठार Cgd पर निर्भर नहीं है? लेकिन Cgd (= Crss) बड़ी Vds के लिए छोटा हो जाता है (डेटाशीट में FIg.5 देखें)। मिलर पठार कम नहीं होना चाहिए?

Comments

संक्षेप में, MOSFET गेट और चैनल के बीच विद्युत क्षेत्र पर काम करता है। चैनल के ड्रेन एंड पर यह फील्ड ड्रेन वोल्टेज का एक फंक्शन है।

— ओलिन लेथ्रोप

@OlinLathrop Xenu चैनल प्रभावों के लिए गेट के बारे में पता है, अन्यथा वह अपने मॉडल (जो अंजीर 5 के साथ सहमत है) और अंजीर 6.

— प्लेसहोल्डर के

क्या हो रहा है की एक और मानसिक मॉडल के लिए Vds = 0 और Vgs> Vth की स्थिति में शुरू होने देता है। चैनल अच्छी तरह से स्थापित है और मोटाई में समान है। जैसा कि हम Vds बढ़ाते हैं, चैनल को पार्श्व (चैनल के साथ) फ़ील्ड का समर्थन करने के लिए टेंपर करना पड़ता है। कुछ बिंदु पर चैनल बंद हो जाता है और नाली से वापस खींचता है, इसे MOS कैपेसिटर के चैनल "प्लेट" के रूप में देखा जा सकता है ताकि कैपेसिटेंस कम हो जाए (थोड़ा)। उम्मीद है कि थोड़ा मदद करता है। यह DIBL नहीं है क्योंकि यह एक छोटा चैनल प्रभाव है।

— प्लेसहोल्डर

Answer 1

“मिलर पठार क्यों बड़ा है $V_{\text{ds}}$? "

संक्षिप्त उत्तर यह है कि मिलर पठार की चौड़ाई वक्र के नीचे के क्षेत्र के साथ है $C_{\text{gd}}$। लेकिन क्यों?

मिलर पठार क्या दिखाता है?

मिलर प्रभाव मौजूद है क्योंकि FET के नाली और गेट के बीच प्रभावी धारिता है ($C_ {\text {gd}}$), तथाकथित मिलर समाई। डेटाशीट में चित्र 6 की वक्र FET को गेट में एक स्थिर धारा के साथ स्विच करने से उत्पन्न होती है, जबकि नाली को एक वोल्टेज तक करंट लीमिटिंग सर्किट के माध्यम से खींचा जाता है।$V_ {\text {dd}}$। गेट वोल्टेज थ्रेशोल्ड से आगे बढ़ने के बाद और ड्रेन करंट इस सीमा तक पहुंचता है (करंट लिमिटिंग सर्किट द्वारा सेट),$V_ {\text {ds}}$ पर गिरने, विस्थापन चार्ज शुरू होता है $C_ {\text {gd}}$गेट के माध्यम से। जबकि$V_ {\text {ds}}$ से शून्य वोल्ट तक गिरता है $V_ {\text {dd}}$, $V_G$ से विस्थापन वर्तमान द्वारा अटक गया है $C_ {\text {gd}}$ ... कि मिलर पठार है।

मिलर का पठार आवेश की मात्रा दर्शाता है $C_ {\text {gd}}$इसकी चौड़ाई से। किसी दिए गए FET के लिए मिलर पठार की चौड़ाई वोल्टेज का एक फ़ंक्शन है जिसे ट्रेस किया जाता है$V_ {\text {ds}}$के रूप में यह पर स्विच। आंकड़ा दिखाता है$V_G$ के साथ गठबंधन $V_ {\text {ds}}$ इसे स्पष्ट करने के लिए।

IRFZ44 के लिए गेट चार्ज वक्र तीन स्पैन दिखाता है $V_{\text{ds}}$; Span1 0V से 11V है, Span2 0V से 28V है, और Span3 0V से 44V है। अब, कुछ चीजें स्पष्ट होनी चाहिए:

• $V_{\text{ds}}$ स्पैन 3> $V_{\text{ds}}$ स्पैन 2> $V_{\text{ds}}$ Span1
• $V_{\text{ds}}$ Span3 में Span2 और Span1 शामिल हैं।
• $C_{\text{gd}}$ चार्ज अधिक बड़ा है $V_{\text{ds}}$ अवधि।
• मिलर पठार अधिक के साथ व्यापक होगा $C_{\text{gd}}$ चार्ज।
• ज्यादा है।

क्या ये निष्कर्ष आपको बहुत लहराते हैं और आपको सांप तैलीय लगते हैं? ठीक है, फिर यह कैसे?

क्यों मिलर पठार उच्चतर के लिए वाइडर प्राप्त करता है $V_{\text{ds}}$ - एक मात्रात्मक देखो

संधारित्र पर आवेश के समीकरण के साथ प्रारंभ करें:

Q = CV एक विभेदक रूप dQ = C dV के साथ

अभी $C_{\text{gd}}$ एक स्थिर नहीं है, लेकिन कुछ समारोह है $V_{\text{ds}}$। IRFZ44 डेटा शीट के चित्रा 5 में वक्र को देखते हुए$C_{\text{gd}}$, हम कुछ समीकरण चाहते हैं जो शून्य पर अनंत नहीं है $V_{\text{ds}}$और तेजी से गिरता है (ईश)। मैं यहाँ किसी भी विवरण में नहीं जाऊँगा कि यह कैसे किया गया। बस बहुत ही सरल रूपों का चयन करें जो मेल खाते हैं और उन्हें डेटा में फिट करने का प्रयास करें। तो, डिवाइस भौतिकी पर आधारित नहीं है, लेकिन बस बहुत कम प्रयास के साथ बहुत अच्छा मेल खाता है। कभी-कभी बस इतना ही चाहिए होता है।

$C_{\text{gd}}$ = $\frac{C_{\text{gdo}}}{k_c \text{V}_{\text{ds}}+1}$

कहाँ पे
$C_{\text{gdo}}$ = 1056 पीएफ
$k_c$ = 0.41 - एक मनमाना स्केलिंग गुणांक

इस फिट मॉडल की जाँच हम देख रहे डेटाशीट से करते हैं:

$$\begin{array}{ccc} V_{\text{ds}} & C_{\text{gd}}\text{(data)} & C_{\text{gd}}\text{(model)} \\ \text{1V} & 750pF & 749pF \\ \text{8V} & 250pF & 247pF \\ \text{25V} & 88pF & 94pF \end{array}$$

इसलिए प्लग करने के बाद $C_{\text{gd}}$ प्रभारी समीकरण के अंतर रूप में मॉडल अभिव्यक्ति, और हम दोनों पक्षों को एकीकृत करते हैं:

क्यू = $\frac{C_{\text{gdo}} \log \left(k_c V_{\text{ds}}+1\right)}{k_c}$ = $\frac{\text{1056 pF } \log \left(\text{0.41 } V_{\text{ds}}+1\right)}{\text{0.41 }}$

क्यू के एक प्लॉट से पता चलता है कि यह हमेशा बड़े बदलाव के लिए बढ़ता है $V_{\text{ds}}$।

एकमात्र तरीका यह सच नहीं होगा यदि $C_{\text{gd}}$ के कुछ मूल्यों के लिए नकारात्मक बन गया $V_{\text{ds}}$, जो शारीरिक रूप से साकार नहीं है। तो, और अधिक है।

Comments

अच्छा जवाब, +1

— ब्रायन बोएचर

@gsills, मान लें कि नाली Vdd के लिए एक रोकनेवाला के माध्यम से खींच लिया जाता है। गेट वोल्टेज थ्रेशोल्ड से आगे बढ़ने के बाद और ड्रेन करंट इस सीमा (रेसिस्टर द्वारा सेट) तक पहुंच जाता है, Vds क्यों गिरना शुरू हो जाता है? Vds = Vdd - Id * R क्योंकि मैं स्थिर हूं, Vds भी स्थिर होना चाहिए?

— अहाना

Answer 2

एक बार जब MOSFET का संचालन शुरू होता है, तो चैनल में वाहक होते हैं जहां पहले कोई नहीं होता है, और गेट-टू-चैनल कैपेसिटेंस ऊपर जाता है, नीचे नहीं। ध्यान दें कि चित्र 5 में मापा गया कैपेसिटेंस वी _जीएस = 0 पर है।

चूंकि किसी दिए गए V _{GS के} लिए चैनल करंट का परिमाण कुछ हद तक V _DS पर निर्भर है , इसलिए प्रभावी धारिता में वृद्धि है।

वक्र में दूसरे "घुटने" की स्थिति उस बिंदु का प्रतिनिधित्व करती है जिस पर किसी दिए गए V _{DS के} लिए चैनल का वर्तमान बढ़ना बंद हो जाता है ।

Answer 3

ग्रेटर ड्रेन वोल्टेज का अर्थ है Cgd पर अधिक चार्ज। यह इतना आसान है। Cgd के माध्यम से धारा Cgd पर वोल्टेज के परिवर्तन की दर निर्धारित करती है। यह वर्तमान Ig है जो स्रोत द्वारा सीमित है इसलिए अधिक चार्ज को डिस्चार्ज करने में अधिक समय लगता है।