अच्छा योजनाबद्ध चेकलिस्ट

Question

मैं योजनाबद्ध की समीक्षा करते समय उपयोग करने के लिए एक अच्छी योजनाबद्ध कैप्चर चेकलिस्ट की तलाश कर रहा हूं। यह सामान्य मुद्दों के लिए है जैसे कि यह जांचें कि आपके पास समान नहीं हैं, लेकिन अलग-अलग जाल (जैसे GND और GROUND) हैं जो अलग और शैली / पठनीयता के मुद्दे हैं (जैसे कोई 4-वे संबंध नहीं)। या तो आपकी सूची या किसी बाहरी को लिंक करने से मदद मिलेगी।

इसके लायक क्या है, मैं डीएक्स डिजाइनर का उपयोग कर रहा हूं, इसलिए यदि आपके पास विशिष्ट चेक हैं, तो मुझे इसके बारे में भी बताएं।

Comments

मैं आपसे सहमत नहीं हूँ। जाँचकर्ताओं के उपयोग के लिए तर्क यह है कि कोई भी मानव असफल हो सकता है, यहां तक ​​कि विशेषज्ञ भी। कृपया, यह समझने के लिए कि "The CheckList Manifesto" ( gawande.com/the-checklist-manifesto ) पढ़ें ।

— डैनियल ग्रिलो

मेरा मतलब है, एक कार्यक्रम सब कुछ नहीं पकड़ेगा। मैं रूटिंग में जाने से पहले अपने सभी नेट नम को सत्यापित करता हूं, उदाहरण के लिए, भले ही जीईडीए नेट नामों की खोज करने की क्षमता रखता हो।

— थॉमस ओ

हा! मैं बोर्ड को रूट करते समय योजनाबद्ध को ध्यान में रखकर अपने नेटलिस्ट्स का सत्यापन करता हूं।

— कॉनर वुल्फ

मैं भी ऐसा ही करता हूं, लेकिन इसे पूरा करने के लिए कभी भी जांच करने के लिए दर्द नहीं होता है ...

— थॉमस ओ

मुझे यह जोड़ना पसंद है कि हर बाहरी कनेक्टर योजनाबद्ध के एक तरफ का उपयोग करता है: पावर फॉर टॉप, लेफ्ट फॉर प्रिंसिपल I / O, राइट फॉर स्लेव I / O

— JPWack

Answer 1

एक सूची जो मैं मल्टीसिम के लिए उपयोग करता हूं:

• क्या रेल के सभी टैंटलम कैप में कम से कम ~ 20% ओवरहेड होता है? 24 वी तर्ज पर 25 वी कैप नहीं?
• क्या हर की शक्ति रेल पर बाईपास कैप हैं चिप ? यहां तक ​​कि वे जो चिप्स की तरह नहीं दिखते हैं, नियामकों की तरह?
• क्या हर ट्रांजिस्टर गेट / बेस पर फिल्टर हैं ? प्रोसेसर में भी?
• क्या ए / डी कनवर्टर पिन पर फिल्टर हैं?
• हर पर पुलअप या पुलडाउन हैं पिन जहां यह बात हो सकती है? विशेष रूप से डायोड ड्राइविंग प्रोसेसर इनपुट या ट्रांजिस्टर गेट के लिए, या बोर्ड पर इनपुट लटका हुआ देखें। इसके अलावा, तुलनित्र के आउटपुट।
• क्या ऑफ-बोर्ड से सीधे प्रोसेसर में फीड करने वाले हर पिन पर प्रतिबन्ध है? एक ट्रांजिस्टर? कुछ कुछशोर खाने के लिए और इसे अपने चिप को तलने से रखें?
• क्या आपके पास सभी रेल और रुचि के संकेतों पर परीक्षण बिंदु हैं? किसी भी प्रोसेसर से कम से कम एक डिबग पिन को शामिल करना?
• क्या बोर्ड को शक्ति का संकेत देने के लिए एक एलईडी है? पलक कोड के लिए एक दूसरा एलईडी, प्रोसेसर नियंत्रित?
• क्या किसी भी पावर रेल पर बहुत अधिक टोपी है? स्विचिंग नियामकों की सीमा होती है कि वे कितनी टोपी खींच सकते हैं।
• क्या सभी op-amps नकारात्मक प्रतिक्रिया, और सभी तुलनित्र सकारात्मक प्रतिक्रिया हैं? (जाहिर है कि इसके अपवाद हैं, मैं इसे अपने अनुप्रयोगों में जांचने के लिए एक उपयोगी बुनियादी नियम मानता हूं।)
• क्या सभी ऑप-एम्प और तुलनित्र पावर रेल सही ध्रुवता से जुड़ी हैं?
• वहाँ किसी भी संधारित्र या zeners एक सेशन amp के उत्पादन पर सीधे कर रहे हैं? के बीच प्रतिबाधा होनी चाहिए।
• सभी अप्रयुक्त ऑप्स और तुलनित्र ठीक से बंधे हैं? नकारात्मक इनपुट के लिए op-amp आउटपुट को बाँधें, और सकारात्मक इनपुट को आम में बाँधें। एक अप्रयुक्त तुलनित्र पर सभी पिनों को आम बांधें।
• क्या सभी ऑप्टोकॉप्लर्स में प्रतिरोधक और कैप होते हैं, जो उनकी डायोड के समानांतर होती हैं, शोर प्रतिरोधक के लिए?
• सुनिश्चित करें कि सभी उपयोगकर्ता सुलभ पावर रेल शॉर्ट-सर्किट संरक्षित हैं।

Answer 2

कार्यक्षमता:

1. विशेष रूप से नए प्रतीकों और कई पैकेज के साथ भागों के लिए प्रतीक पिनआउट की जांच करें।
2. यह देखने के बाद कि क्या आपके द्वारा डाउनलोड किए जाने के बाद कुछ बदला है, विक्रेताओं की नवीनतम डेटा शीट और इरेटा की समीक्षा करें।
3. विक्रेता के FAE की योजना के भाग की समीक्षा करें जो उनके भाग का उपयोग करता है
4. सभी पावर नेट को लगातार लेबल करें। पीसीबी डिजाइन के दौरान उन्हें ढूंढना आसान बनाता है।
5. उपकरण के डीआरसी का उपयोग करके ऑन और ऑफ-पेज कनेक्शन की जांच करें।
6. DRC का उपयोग करते हुए बिना / बंद पेज पर अलग-अलग पेज पर एक ही नेट के लिए जाँच करें।
7. अजीब प्रतीकों (जैसे #) से बचें कि अन्य उपकरण अच्छी तरह से संभाल नहीं सकते हैं।
8. सभी ऊपरी मामला।
9. संशोधन दिखाएं। कब, किसके द्वारा दिखाया गया है।
10. EMI / EMC / FCC / UL / CE, आदि के बारे में सोचें।

उपयोग में आसानी:

1. कोई 4-तरफ़ा संबंध नहीं।
2. सभी महत्वपूर्ण जाल, उदाहरण के लिए घड़ियाँ, बिजली, भले ही केवल 2 चिप्स के बीच जा रहा हो, लेबल करें। अगर घड़ी का सीरियल टर्मिनेशन रोकनेवाला घड़ी ड्राइवर के पास है, तो यह जाँच करता है। उच्च-शक्ति वाले संकेतों के लिए भी अच्छा है जो मुख्य बिजली की रेल नहीं हैं, जैसे कि डीसी / डीसी स्विचर में एफईटी या प्रारंभकर्ता के आसपास।
3. एक प्रारंभिक पृष्ठ पर सामग्री की तालिका; एक प्रारंभिक पृष्ठ पर आरेख को रोकें।
4. योजनाबद्ध प्रतीकों पर शक्ति और जमीन दिखाएं।
5. मल्टी-गेट / रेसिस्टर पैकेज से अप्रयुक्त गेट / रेसिस्टर्स दिखाएँ।
6. प्रतीक पर सक्रिय कम पिन दिखाएं; लगातार कम नेट दिखाएँ।
7. जहां कनेक्शन नहीं है वहां कोई अतिरिक्त कनेक्शन डॉट्स नहीं है।
8. बी-आकार (11x17) या मीट्रिक समकक्ष से बड़ा नहीं है।
9. बस सामान्य संकेत।
10. यदि यह इसे अधिक पठनीय बनाता है, तो नाम से कनेक्ट करें। इसी तरह पूरे पृष्ठ में बिजली / जमीन को तार न करें, कई बिजली / जमीन प्रतीकों का उपयोग करें।
11. बाईं ओर इनपुट, दाईं ओर आउटपुट।
12. एक ग्रिड पर सब कुछ।

Comments

यह एक लेआउट प्रश्न था, यह योजनाबद्धता के बारे में है। मेरे कहने का कारण यह है कि जब प्रतियां बनाई जाती हैं, तो दो तारों को पार करने के बीच बताना मुश्किल हो सकता है, लेकिन कनेक्ट नहीं करना और 4-वे टाई जहां वे कनेक्ट होते हैं।

— ब्रायन कार्लटन

यदि आपको 4-वे तार क्रॉसिंग और जंक्शनों के बीच अंतर करने में परेशानी होती है, तो आपका ईडीए पैकेज बेकार है।

— कॉनर वुल्फ

सभी सॉफ्टवेयर बेकार है।

— XTL

@XTL - हां, लेकिन विभिन्न प्रकार के चूसना हैं। वहाँ है "केवल menubar अंतरिक्ष के 18 पिक्सल का उपयोग करते हुए" 350 विभिन्न विकल्पों को सहज रूप से कैसे उपलब्ध करें "चूसना, और वहाँ है" यह पता नहीं कैसे एक डॉट आकर्षित करने के लिए जहां दो लाइनों को चूसना "चूसना। एक बार दूसरे की तुलना में तय करना काफी आसान है।

— कॉनर वुल्फ

@KevinVermeer: ​​मेरे पास 4-वे संबंधों के लिए कुछ संदर्भ हैं - मैंने उन्हें "सर्किट आरेख" में सूचीबद्ध किया ।

— दाविदसी

Answer 3

यहां अटलांटिक गुणवत्ता डिजाइन से एक और है ।

जोड़ा गया 11/16/10: और एक से Chipcenter.com जो कि Voler Systems द्वारा अद्यतन किया गया था । दोनों सिर्फ योजनाबद्धता से अधिक कवर करते हैं।

Comments

क्या आप इनमें से कुछ सूचियों से डेटा ला सकते हैं जिन्हें आपने पाया है और उनका हवाला देते हैं?

— कोरटुक