I2C बस का डिज़ाइन ऐसा है -
- जब SCL पर एक गिरती हुई धार होती है, जो किसी विशेष न्यूनतम विलंब के बिना, एसडीए को तुरंत दावा करने के लिए एक दास डिवाइस का कारण बन सकती है;
- बढ़ते और गिरते किनारों का सापेक्ष क्रम महत्वपूर्ण महत्व है।
ड्राइवर की ताकत और लाइन कैपेसिटी में अंतर के कारण, यह सैद्धांतिक रूप से संभव होगा कि एक डिवाइस एससीएल पर एसडीए को चलाकर कुछ धीमी गति से गिरने वाली बढ़त का जवाब इतनी तेजी से दे सकता है कि दूसरा डिवाइस एसडीए को सबसे पहले गिरता हुआ देखेगा।
एससीएल पर कई लॉजिक थ्रेसहोल्ड को परिभाषित करना संभव हो सकता है, और यह निर्दिष्ट करें कि एससीएल पर गिरने वाली बढ़त के लिए एसडीए पर बढ़त के बाद आने वाले के रूप में माना जाता है, यह अभी भी 2/3 वीडीडी से ऊपर होना चाहिए जब एसडीए पर बढ़त का पता चलता है। लेकिन एक डिवाइस एसडीए को एससीएल पर एक गिरती बढ़त के जवाब में जोर नहीं दे सकता है जब तक कि यह 1/3 वीडीडी से नीचे न हो, लेकिन इस तरह के शब्दों में कल्पना नहीं लिखी जाती है।
इसके बजाय, जो उपकरण एसडीए और एससीएल पर एक साथ गिरने वाले किनारों को देखते हैं, वे आमतौर पर एससीएल पर किनारे का संबंध मानते हैं, जब तक कि यह एसडीए पर बढ़त से पहले नहीं होता है। कुछ I2C कार्यान्वयन एससीएल और एसडीए को कुछ बाहरी घड़ी के साथ सिंक्रनाइज़ करके संभालते हैं और आवश्यकता होती है कि एसडीए के गिरने वाले छोर को एससीएल के दो अवधियों से पहले देखा जाना चाहिए ताकि वे पहले आ जाएं। यदि SCL और SDA पर परिचालन की गति सिंक्रोनाइज़िंग क्लॉक के सापेक्ष बहुत तेज़ है, तो डिवाइस SCL और SDA पर उच्च और निम्न संकेतों के मनमाने क्रम का अनुभव कर सकते हैं; अगर उन दृश्यों में से एक ऐसा लगता है जैसे यह धीमी डिवाइस को संबोधित कर रहा है, तो यह तदनुसार प्रतिक्रिया कर सकता है, जो किसी भी अन्य संचार को रोक रहा है जो चल रहा है।
ऐसा कोई विशेष कारण नहीं है कि I2C बस में उपकरणों को एक सिस्टम क्लॉक पर सिंक्रोनाइज़ेशन पर निर्भर होना चाहिए (SCL पर दो असतत थ्रेसहोल्ड बेहतर होगा), लेकिन तथ्य यह है कि वास्तव में कुछ डिवाइस इस तरह से काम करते हैं। ध्यान दें कि भले ही एक उपकरण जो धीमी गति तक सीमित था, आंतरिक रूप से एक तेज बस के साथ मिलकर काम करना चाहता था, यह संभवत: कम से कम रोजगार की घड़ी में होता है जब भी कुछ ऐसा हो रहा होता है जिसमें उसकी रुचि हो।
यह कुछ संचारों को अन्यथा धीरे-धीरे होने की तुलना में अधिक धीरे-धीरे होने का कारण होगा, लेकिन गति में गिरावट की संभावना लगभग इतनी खराब नहीं होगी जितनी कि घड़ी-सिंक्रनाइज़ किए गए डिजाइन (वास्तविक राशि जिसके द्वारा धीमी डिवाइस स्ट्रीचेस घड़ियों की संभावना नहीं होगी) के साथ आवश्यक है वह राशि जितनी खराब हो, जिसके द्वारा घड़ी को सिंक्रनाइज़ किए गए घड़ी इकाइयों में सबसे खराब स्थिति से बचने के लिए धीमा किया जाना चाहिए)।