किसी दिए गए MOSFET के गेट के लिए पुलडाउन प्रतिरोध की गणना करना

Question

मैंने कई समान प्रश्नों को खोजा और पढ़ा, लेकिन MOSFET के फ्लोटिंग गेट के लिए पुलडाउन रेसिस्टर के लिए सही मान की गणना करने के लिए एक विशिष्ट उत्तर नहीं मिला। ऐसा लगता है जैसे हर कोई 1K, 10K, या 100K "काम करना चाहिए" के साथ सवाल को चकमा देता है।

अगर मेरे पास एन-चैनल IRF510 था और मैं 500V पर 24V के को स्विच करने के लिए 9V से गेट चलाने जा रहा था , तो मुझे गेट के पुलडाउन रेसिस्टर के लिए किस वैल्यू का इस्तेमाल करना चाहिए और आपने उस वैल्यू की गणना कैसे की?$V_{DS}$

Comments

यानी क्या डेटाशीट में ज़ोमिंग है जिसकी मुझे तलाश होनी चाहिए?

— रदिविल्बिस

किसी के पास मेरे द्वारा प्रदान किए जाने से बेहतर स्पष्टीकरण होगा, लेकिन नहीं यह एक साधारण चीज नहीं है जिसे आप डेटाशीट में देखेंगे। आप MOSFET कैसे चला रहे हैं जैसी चीजें और आपकी आवश्यक स्विचिंग गति भी खेल में आती हैं। यदि आप एक उदाहरण गणना के बाद हैं (भले ही काल्पनिक) यह सवाल में उन बातों का उल्लेख करने के लायक हो सकता है।

— पीटर जे

आपकी टिप्पणी के लिये धन्यवाद। मैं वास्तव में कुछ गणनाओं की तलाश में हूं। मैं करूँगा उत्तर उत्तर स्टीफन से आता है:;

— रदिविल्बिस

मैं इसके साथ ही एक पूर्ण उत्तर में दिलचस्पी रखता हूं, लेकिन MOSFETs के साथ मेरा अनुभव केवल न्यूनतम संभव प्रतिरोध मूल्य (थर्मल शोर की मात्रा को कम करने के लिए आपको गेट से MOSFET का गेट मिलेगा) को चुनना है। आपके गेट वोल्टेज के आधार पर जमीन और आपके प्रतिरोधक की शक्ति से निपटने की क्षमता (विभिन्न प्रतिरोधक प्रकार शोर के स्तर को भी प्रभावित करेंगे)।

— ल्यूक

अंजीर 17 में चित्र एक पुलडाउन अवरोधक नहीं है। यह परीक्षण तरंग के किनारों को सुचारू करने के लिए एक RC कम पास फिल्टर (C स्वयं आने वाला गेट बनाता है) बनाता है। एक पुलडाउन गेट को जमीन (स्रोत) से जोड़ेगा।

— प्लेसहोल्डर

Answer 1

बिजली MOSFETs के लिए स्वीकार्य गेट समाप्ति प्रतिरोध की सीमाओं को निर्धारित करने के लिए यहां एक मात्रात्मक तरीका है $R_g$।

यह एक आलसी आलसी ( $L^3$ ) दृष्टिकोण होगा। इसलिए:

• $C_{\text{gd}}$$C_{\text{gs}}$$R_g$
• FET कैपेसिटर को केवल रैखिक माना जाता है।
• $R_g$
• $V_{\text{ds}}$

$L^3$

$V_{\text{gs}}$

इस मॉडल का उपयोग करके तीन ऑपरेटिंग स्थितियों का विश्लेषण किया जाता है:

1. $R_g$$\infty$
2. $R_g$$V_{\text{ds}}$$V_{\text{ds}}$
3. $R_g$

$R_g$$\infty$

$R_g$$\infty$

$V_{\text{gs}}$$\frac{C_{\text{gd}} V_{\text{ds}}}{C_{\text{gd}}+C_{\text{gs}}}$

$V_{\text{gs}}$$V_{\text{ds}}$$C_{\text{gd}}$$C_{\text{gs}}$

$V_{\text{ds-max}}$
$C_{\text{gd}}$$C_{\text{rss}}$
$C_{\text{gs}}$$C_{\text{ciss}}$$C_{\text{gd}}$
$V_{\text{gth-min}}$

$V_{\text{gs}}$

$R_g$

$R_g$

$V_{\text{gs}}$$C_{\text{gd}} V_{\text{dsSlp}} R_g \left(1-e^{-\frac{t}{R_g \left(C_{\text{gd}}+C_{\text{gs}}\right)}}\right)$

$V_{\text{dsSlp}}$$V_{\text{ds}}$$R_g$$V_{\text{gs}}$

$V_{\text{ds}}$$R_g$

इसे देखने में भी समय क्यों बर्बाद करें? अगर वह सब कुछ है तो हम सब बस रोल कर सकते हैं, सो जाओ, और खुश रहो। लेकिन, इसके लिए बहुत कुछ है, इसलिए आइए इसके बारे में थोड़ा आगे देखें।

$R_g$

$V_{\text{ds}}$$V_{\text{ds}}$

$V_{\text{gs}}$$\text{(20pF) }\text{(25V/50nsec) }\text{Rg} \left(1-e^{-\frac{\text{50 nsec}}{\text{(20pF + 115pF)} \text{ Rg}}}\right)$

$R_g$$V_{\text{gs}}$$R_g$

$R_g$$V_{\text{ds}}$$V_{\text{ds}}$$V_{\text{ds}}$

$V_{\text{ds}}$

लिए न्यूनतम मूल्य ढूँढना$R_g$

$R_g$

$C_{\text{gs}}$$C_{\text{gd}}$$V_{\text{ds}}$

एक श्रृंखला LC अनुनाद सर्किट के लिए:

$\frac {Z_o} {R}$$Z_o$$\sqrt {\frac {L} {C}}$

$C_{\text{gs}}$$Z_o$$R_g$$Z_o$$R_g$$Z_o$

ध्यान रखने योग्य कुछ बातें

• $R_g$
• $R_g$$R_g$ आर जी आर जी जी - $R_{g-\max }$$R_g$$R_{g-\min }$
• सभी FETs dV / dt प्रभाव दिखाते हैं, विशेष रूप से पुराने प्रौद्योगिकी भागों को।

इसे MOSFETs में गेट सर्किट प्रतिरोध के बारे में आवश्यक न्यूनतम ज्ञान पर विचार करें।

Comments

महान जवाब, अधिक upvotes की जरूरत है!

— बिट्रैक्स

शानदार जवाब gsills, इस के लिए धन्यवाद! ऐसा लगता है कि चर्चा का उद्देश्य ( ) 2. और 3. के बीच बदलता है, एक पुल-डाउन रोकनेवाला से एक श्रृंखला रोकनेवाला तक, काफी भिन्न मूल्यों और गतिशीलता के साथ। क्या वह अधिकार मुझे मिल गया है? अगर मैं चीजों को सही ढंग से समझ रहा हूं, तो यह स्पष्ट करने के लिए कि मुझे यह स्पष्ट करने के लिए संपादन पर एक दूसरे आरेख में पॉप करने की कृपा होगी। $R_g$

— १47:

आपके पास विशाल शिक्षण क्षमता है, तर्क का आपके शुरू से अंत तक जवाब दिया जा सकता है - वास्तव में महान! मैं अपने वादे को नहीं भूला और अब जब मेरी प्रतिष्ठा है तो मैं आपकी टिप्पणी, gsills, yay को बढ़ा दूंगा! आप महाकाव्य हैं! | @ सेकनी अगर मैं इसे सही तरीके से समझ पाऊं, तो प्रतिरोधक R_gs मान मामलों को नीचे खींचें। 2,3 कुल प्रतिरोध R_gs_total =: R_g से रिसिटेंस नेटवर्क के माध्यम से प्राप्त होता है।

— जौन अर्दर्न

किसी दिए गए MOSFET के लिए VdsSlp का निर्धारण कैसे करें? आपने लिखा है "चलो IRF510 को Vds के साथ देखें जो 50 नैनो-सेकंड में 0 से 25V तक रैखिक रूप से बढ़ रहा है।" इस समय की गणना कैसे करें?

— quert

Answer 2

1 k 1, 10 kΩ, या 100 kΩ को काम करना चाहिए।

इस बारे में सोचें कि एक पुलडाउन का उद्देश्य क्या है और यह कब मायने रखता है। सामान्य ऑपरेशन के दौरान गेट को आम तौर पर दोनों तरीकों से सक्रिय रूप से संचालित किया जाता है। एक पुलडाउन अवरोधक तब कुछ भी उपयोगी नहीं होता है, और सबसे अच्छा तरीका नहीं मिलता है।

आमतौर पर एक पुलडाउन का उद्देश्य स्टार्टअप के दौरान FET को बंद रखना है जबकि सक्रिय गेट ड्राइव सर्किट उच्च प्रतिबाधा है। यह हो सकता है, उदाहरण के लिए, अगर गेट को सीधे माइक्रोकंट्रोलर पिन से संचालित किया जा रहा है। हो सकता है कि माइक्रो की घड़ी चलने से पहले यह एमएस का 10 एस हो और यह एक ज्ञात आउटपुट स्थिति में पिन डालने वाले निर्देशों को निष्पादित करने के लिए चारों ओर हो। उदाहरण के लिए, कुछ प्रारंभकर्ता को संतृप्त होने से रोकने के लिए यदि FET केवल कुछ समय के लिए होना चाहिए, तो यह बुरा हो सकता है। इस तरह के मामलों में, न केवल एफईटी अत्यधिक चालू होने के कारण जाग सकता है, लेकिन यह कि अत्यधिक वर्तमान वास्तव में आपूर्ति को सभी तरह से आने से रोक सकता है, अनिवार्य रूप से क्राउनबार मोड में सर्किट को अनिश्चित काल तक रोक सकता है।

तो पुलडाउन के मूल्य को तय करने के लिए मानदंड क्या हैं? एक छोर पर, प्रतिरोध को पर्याप्त रूप से कम करने की आवश्यकता होती है ताकि गेट को समय पर डिस्चार्ज किया जा सके, और स्टार्टअप ग्राहकों से कैपसिटिव कपलिंग के बावजूद कम स्थिति में आयोजित किया जा सके। एफईटी के गेट में बहुत अधिक प्रतिरोध है और ज्यादातर कैपेसिटिव दिखता है। यहां तक ​​कि एक बड़ा रोकनेवाला अंततः गेट कैपेसिटेंस का निर्वहन कर सकता है। सीमित कारक यह है कि उपकरण कितनी तेजी से बंद हो सकता है और फिर से फिर से चालू हो सकता है। आमतौर पर यह समस्या नहीं है। स्टार्टअप ग्राहकों के बावजूद गेट को कम रखना बहुत मुश्किल है क्योंकि यह जानना लगभग असंभव है कि ये ग्राहक कहां से आ रहे हैं और गेट नोड पर वे कितनी मजबूती से बैठेंगे। यही कारण है कि आप इस तरह की रेंज देखते हैं। कोई भी वास्तव में नहीं जानता है कि क्या आवश्यक है, इसलिए वे प्रयोग करते हैं और ड्राफ्ट करते हैं, या अधिक संभावना है, एक अच्छी संख्या चुनें। अलग-अलग लोगों का विचार अच्छा होता है।

दूसरे छोर पर, आप नहीं चाहते कि पुलडाउन महत्वपूर्ण धारा खींचे जो अन्यथा गेट को तेज़ी से या बिल्कुल चलाकर चला जाएगा। यदि आप FET ड्राइवर का उपयोग कर रहे हैं, जो स्विचिंग के दौरान 1 A को स्रोत कर सकता है, तो 1 kld pulldown से अतिरिक्त 10 mA बहुत अधिक अप्रासंगिक है। दूसरी ओर, यदि गेट को माइक्रो पिन से सीधा चलाया जा रहा है, तो 1 k could पुलडाउन के अतिरिक्त 5 mA एक महत्वपूर्ण असुविधा हो सकती है। उस स्थिति में, 10 kΩ बेहतर होगा। शायद ही कभी इससे अधिक जाना आवश्यक हो, लेकिन कुछ कम बिजली सर्किटों में जहां एफईटी लंबे समय से है, आप 100 k higher चाहते हैं।

तो जैसे मैंने कहा, 1 kΩ, 10 k I, या 100 kought को काम करना चाहिए।

Comments

आपके इनपुट के लिए धन्यवाद। मुझे आपके ज्ञान का सबसे गहरा सम्मान है, लेकिन इलेक्ट्रॉनिक्स आईडी में बाकी सब कुछ इतना सटीक गणितीय रूप से (यहां तक ​​कि ओह के नियम के रूप में कुछ सरल भी है) ऐसा लगता है कि यह भी होना चाहिए। शायद मैं बहुत ज्यादा उम्मीद कर रहा हूं; लेकिन यह मेरे मुंह में एक बुरा स्वाद छोड़ देता है।

— rdivilbiss

@rdivil: कभी-कभी आपको एक विस्तृत अक्षांश मिलता है, और कभी-कभी गणना करने के लिए पैरामीटर की भविष्यवाणी करना मुश्किल होता है। इस तरह के मामले यहां है।

— ओलिन लेथ्रोप

एक बार फिर, ऋषि सलाह के लिए धन्यवाद। मैं एक नया प्रश्न खोलूंगा निम्नलिखित पेपर। लिंक

— rdivilbiss