OR
गेट बनाते समय हमें ट्रांजिस्टर का उपयोग करने की आवश्यकता क्यों है ? क्या हम ट्रांजिस्टर के बिना एक ही परिणाम प्राप्त करने में सक्षम होंगे, सिर्फ दो इनपुट में शामिल होने और आउटपुट को पढ़ने से?
OR
गेट बनाते समय हमें ट्रांजिस्टर का उपयोग करने की आवश्यकता क्यों है ? क्या हम ट्रांजिस्टर के बिना एक ही परिणाम प्राप्त करने में सक्षम होंगे, सिर्फ दो इनपुट में शामिल होने और आउटपुट को पढ़ने से?
जवाबों:
आप जो वर्णन करते हैं उसे वायर्ड या कनेक्शन कहा जाता है । यह कुछ लॉजिक परिवारों, विशेष रूप से ईसीएल (एमिटर कपल्ड लॉजिक) में संभव है, लेकिन सबसे आम (टीटीएल और सीएमओएस) में नहीं।
सीएमओएस में यह संभव नहीं है क्योंकि जब सीएमओएस आउटपुट कम होता है, तो यह चिप से जमीन तक आउटपुट पिन से बहुत निकट आता है। और जब यह उच्च होता है, तो यह चिप से आउटपुट पिन तक वीडीडी से बहुत निकट आता है।
इसलिए यदि आपने दो सीएमओएस आउटपुट को एक साथ बांधा है और एक आउटपुट उच्च है, जबकि दूसरा आउटपुट कम है, तो आपके पास वीडीडी से जमीन तक बहुत कम होगा, जो एक बड़े वर्तमान को आकर्षित करेगा और इसमें शामिल दो चिप्स में से एक या दूसरे को गर्म करना होगा।
TTL के लिए, एक समान समस्या है, लेकिन आउटपुट पिन से VDD या ग्राउंड तक "शॉर्ट्स" बहुत कम नहीं हैं क्योंकि वे CMOS में हैं।
वहाँ एक संस्करण उत्पादन शैली, कहा जाता है खुली नाली CMOS या के लिए खुला कलेक्टर टीटीएल के लिए, की अनुमति देता है कि तार और कनेक्शन के बजाय वायर्ड या। इन आउटपुट को केवल वर्तमान में जमीन पर सिंक करने में सक्षम होने के लिए डिज़ाइन किया गया है, उच्च राज्य में नाममात्र होने पर किसी भी आउटपुट वर्तमान का उत्पादन करने में सक्षम नहीं होने के लिए। ये आम तौर पर एक बाहरी पुल-अप रोकनेवाला के साथ उपयोग किया जाता है ताकि आउटपुट वोल्टेज वास्तव में आवश्यकता होने पर "उच्च" वोल्टेज स्तर तक पहुंच जाए।
नोट: ओपन कलेक्टर या ओपन ड्रेन को वायर्ड के लिए इस्तेमाल किया जा सकता है या यदि आप सक्रिय-कम लॉजिक का उपयोग करते हैं (लो वोल्टेज लॉजिक 1 का प्रतिनिधित्व करता है, हाई वोल्टेज लॉजिक 0 का प्रतिनिधित्व करता है)।
यह आपको "आउटपुट में शामिल होने" देता है
इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध
this lets you "join the outputs" schematic
circuitlab के लिंक के साथ
यदि आप सिर्फ तारों को जोड़ते हैं, तो आपके पास 0 और 1 की एक साथ (काफी संभावना) संभावना होगी। चूँकि 0 एक gnd है, और एक 1 5V है (चिप्स के आधार पर, लेकिन यह एक मानक है), आपके पास 5V और gnd एक साथ तारों से जुड़े होंगे। उस के लिए शब्द एक शॉर्ट सर्किट है!
आप एक साधारण या गेट के लिए डायोड का उपयोग कर सकते हैं। या यहां तक कि प्रतिरोध भी। समस्या तब होती है जब आप इस गेट को अन्य गेट्स, अन्य सर्किटरी से जोड़ते हैं। आप दूसरे रास्ते के चक्कर में 2 डायोड से AND गेट बना सकते हैं। लेकिन अगर आप उनमें से कई को एक साथ जोड़ने का प्रयास करते हैं, तो आप एक विशाल सर्किट के साथ समाप्त होते हैं जो छोटे अलग भागों के रूप में कार्य नहीं करता है, लेकिन एक बड़े के रूप में। ऐसे कनेक्शन जो आपके सरल गेट प्लान में नहीं हैं, वास्तविक जीवन में फसल हो सकते हैं, जो आप चाहते हैं कि आप गड़बड़ कर रहे हैं।
एक ट्रांजिस्टर आपको आउटपुट से इनपुट को अलग करने देता है। एक ट्रांजिस्टर का उत्पादन पिछड़ों को नहीं खिला सकता है और यह इनपुट को प्रभावित करता है। एक धीमी गति से एक और विकल्प होगा। चूंकि स्विच इलेक्ट्रोमैग्नेट को प्रभावित नहीं कर सकता है।
प्रारंभिक तर्क आरटीएल या डीटीएल, रेसिस्टर-ट्रांजिस्टर लॉजिक या डायोड-ट्रांजिस्टर लॉजिक था। प्रतिरोधों, पहले, फिर बाद में डायोड का उपयोग गेट बनाने के लिए किया गया था, फिर एक ट्रांजिस्टर ने परिणाम को बफर करने के लिए काम किया ताकि आपके द्वारा उपयोग किए जाने वाले अगले गेट से यह इनपुट के लिए वापस नहीं आए।
अब, चूंकि चिप्स पर ट्रांजिस्टर वस्तुतः नि: शुल्क है, इसलिए आर्थिक रूप से, हमारे पास हर चीज का सही ढंग से बफर होना और अलग होना विलासिता है। आमतौर पर यही हम चाहते हैं। TTL तर्क!
विचार करें कि क्या होता है यदि एक इनपुट अधिक है और एक कम है, और आप दो इनपुट कनेक्ट करते हैं। यह इस बात पर निर्भर करता है कि आप अपने तर्क द्वारों का निर्माण कैसे करते हैं।
यदि आपके लॉजिक गेट्स डिज़ाइन किए गए हैं, तो एक उच्च वास्तव में उच्च खींचा जाता है और एक कम वास्तव में कम (सीएमओएस) खींचा जाता है तो यह एक शॉर्ट सर्किट है और कुछ उड़ा देगा।
यदि आपके लॉजिक गेट्स डिज़ाइन किए गए हैं, तो एक उच्च "कमजोर" या उच्च प्रतिरोध (उदाहरण के लिए NMOS) है तो आउटपुट कम होगा, लेकिन अन्य इनपुट (जो उच्च माना जाता है) को भी कम होने के लिए बाध्य किया जाएगा। उच्च माना जाता है, और यह एक ही इनपुट का उपयोग करने वाले अन्य लॉजिक गेट्स पर एक नॉक-ऑन प्रभाव होगा।
एक एनालॉग दृष्टिकोण है:
प्रतिरोधों के साथ किसी भी संख्या में इनपुट (या तो 0 या 5 वोल्ट) को मिलाएं।
यदि परिणाम वोल्टेज 0 है, तो सभी बंद हैं।
यदि परिणाम वोल्टेज 5 है, तो सभी चालू हैं।
बीच में वोल्टेज से संकेत मिलता है कि कुछ चालू हैं और कुछ बंद हैं।
उदाहरण: यदि 4 इनपुट हैं, तो 2.5 वोल्ट का मतलब 2 चालू हैं और 2 बंद हैं।
परिणाम == 0: और न ही गेट
परिणाम == 5: और गेट
परिणाम! = 0: या गेट
परिणाम! = 5: नंद गेट
आपको वोल्टेज की जांच करने के लिए आउटपुट के लिए ट्रांजिस्टर की आवश्यकता नहीं है, केवल वोल्टेज की जांच करने के लिए और 0 या 5 वोल्ट तार्किक परिणाम को पुनर्स्थापित करने के लिए।
यह एक गैर-रेखीय आउटपुट फ़ंक्शन के साथ एनालॉग न्यूरल नेटवर्क नोड के लिए उपयोग किया जा सकता है जिसमें "सॉफ्ट" परिणाम होता है जो पूरी तरह से सच या गलत नहीं हो सकता है।
विचार के बाद:
प्रतिरोधों का उपयोग इस तरह से तर्क की गति को धीमा कर सकता है क्योंकि प्रतिरोधों के बाद कैपेसिटेंस को चार्ज या डिस्चार्ज किया जाना चाहिए जब इनपुट बदलते हैं। इसके अलावा, ट्रांजिस्टर का उपयोग बिजली की खपत को काफी कम कर सकता है। इस तरह इस्तेमाल किए गए प्रतिरोध हमेशा इनपुट राज्यों के मिश्रण के साथ शक्ति का उपभोग कर सकते हैं। ट्रांजिस्टर के साथ, बिजली की खपत को ट्रांजिस्टर के लाभ से विभाजित किया जा सकता है।
कुछ तर्क तत्वों के साथ (सभी कार डोर स्विचेस एक ही दीपक को ऊपर उठाते हुए) यह संभव है, लेकिन CMOS गेट्स के साथ उदाहरण के लिए नहीं, क्योंकि वे पी और एन चैनल एफईटी ट्रांजिस्टर के साथ निर्मित होते हैं, इसलिए उन्हें आउटपुट प्रदान करने के लिए उच्च और निम्न वोल्टेज इनपुट की आवश्यकता होती है। , इनपुट फ्लोट करने के लिए नहीं छोड़ा जा सकता है। CMOS आउटपुट को एक साथ जोड़ने से काम नहीं होगा।