कंप्यूटर सिस्टम में डिजिटल 0 नहीं 0V क्यों है?


32

मैं एक कंप्यूटर सिस्टम डिज़ाइन पाठ्यक्रम ले रहा हूं और मेरे प्रोफेसर ने हमें बताया कि डिजिटल सिस्टम में, डिजिटल 0 को निरूपित करने के लिए उपयोग किए जाने वाले पारंपरिक वोल्टेज और डिजिटल 1 वर्षों में बदल गए हैं।

जाहिर है, 80 के दशक में वापस, 5 वी को 'उच्च' के रूप में इस्तेमाल किया गया था और 1 वी का उपयोग 'कम' को दर्शाने के लिए किया गया था। आजकल, एक 'उच्च' 0.75 V है और एक 'कम' लगभग 0.23 V है। उन्होंने कहा कि निकट भविष्य में, हम एक प्रणाली में स्थानांतरित कर सकते हैं जहाँ 0.4 V एक उच्च, और 0.05 V, एक निम्न को दर्शाता है।

उन्होंने तर्क दिया कि ये मूल्य छोटे हो रहे हैं ताकि हम अपनी बिजली की खपत को कम कर सकें। अगर ऐसा है, तो हम किसी भी सकारात्मक वोल्टेज को 'कम' सेट करने के लिए परेशानी क्यों उठाते हैं? हम केवल इसे सच 0 V पर सेट नहीं करते हैं (विद्युत लाइनों से तटस्थ, मुझे लगता है) वोल्टेज?


9
मुझे लगता है कि सबसे सरल स्पष्टीकरण यह है कि तारों / निशान / "स्विच" (ट्रांजिस्टर) में परजीवी प्रतिरोध हैं, इसलिए आप वास्तव में 0V तक कभी नहीं पहुंचेंगे, इसलिए आपको कुछ मार्जिन की आवश्यकता है। जैसे-जैसे तकनीक बेहतर होती जा रही है, मार्जिन थोड़ा सख्त हो सकता है।
वेस्ले ली

26
लॉजिक में कभी भी उच्च और निम्न के लिए पूर्ण एकल मूल्य नहीं होते हैं ; TTL की एक पूर्ण सीमा होती है और शुद्ध CMOS में विद्युत रेल द्वारा परिभाषित सीमा होती है।
पीटर स्मिथ

8
कम सीमा कभी भी 1v नहीं रही, चेकआउट एंडी का जवाब है जो बताता है कि यह 0.4v या 0.8v है जो इस बात पर निर्भर करता है कि आप भेज रहे हैं या प्राप्त कर रहे हैं (सही-सही बात करें, क्षमा करें)
Neil_UK

4
आपके द्वारा उद्धृत वोल्टेज एक तर्क शून्य के लिए ऊपरी सीमा (दहलीज) है।
CramerTV

3
0 वी जैसी कोई चीज नहीं है, केवल एक आदर्श दुनिया में हम इसे बोलते हैं।
मस्त

जवाबों:


45

आप मान्य इनपुट रेंज के साथ "आदर्श" मूल्य को भ्रमित कर रहे हैं।

सामान्य तर्क में, आदर्श स्थितियों में, तार्किक शून्य ठीक 0V होगा। हालांकि, वास्तविक दुनिया में कुछ भी सही नहीं है, और एक इलेक्ट्रॉनिक आउटपुट में एक निश्चित सहिष्णुता है। वास्तविक आउटपुट वोल्टेज तारों की गुणवत्ता, ईएमआई शोर, वर्तमान में इसकी आपूर्ति आदि पर निर्भर करता है। इन खामियों को समायोजित करने के लिए, तर्क इनपुट वोल्टेज की एक पूरी श्रृंखला को 0 (या 1) मानते हैं। एंडी के जवाब में तस्वीर देखें।

आपके व्याख्याता को संभवतः 0.75V से क्या मतलब है, जो कि तार्किक 0 श्रेणी बनाता है।

ध्यान दें कि 0 और 1 के बीच एक खाली सीमा भी है। यदि इनपुट वोल्टेज यहां गिरता है, तो इनपुट सर्किट उचित संचालन की गारंटी नहीं दे सकता है, इसलिए इस क्षेत्र को निषिद्ध कहा जाता है।


76

आप भ्रमित हो रहे हैं। उदाहरण के लिए TTL देखें: -

यहाँ छवि विवरण दर्ज करें

एक निम्न इनपुट स्तर 0 वोल्ट और 0 वोल्ट के ऊपर कुछ छोटे मूल्य (TTL के मामले के लिए 0.8 वोल्ट) के बीच है।

हम किसी भी सकारात्मक वोल्टेज को 'कम' सेट करने के लिए परेशानी क्यों उठाते हैं?

हम यह सुनिश्चित करने के लिए परेशानी लेते हैं कि यह एक निश्चित छोटे मूल्य से कम है।

से चित्र यहाँ


इस पर विस्तार करने के लिए, मान्य इनपुट वोल्टेज पर्वतमाला टीटीएल सिग्नलिंग बनाम सीएमओएस बनाम एलवीसीएमओएस सिग्नलिंग के लिए अलग हैं। इसका कारण यह है कि टीटीएल लॉजिक (और उसके बाद संगत एनएमओएस) को जमीन से नीचे जाने के लिए सकारात्मक रेल तक खींचने में बहुत अधिक कठिनाई हुई। आधुनिक CMOS तर्क समान रूप से अच्छी तरह से खींच सकता है, और सीएमओएस इनपुट चरण को सममित रूप से भी बनाना आसान है। एक सीएमओएस आउटपुट खुशी से एक टीटीएल इनपुट चलाएगा, लेकिन आपको टीटीएल आउटपुट के साथ विशेष टीटीएल-संगत इनपुट का उपयोग करना होगा।
क्रोमैटिक्स

टीआई से इस विषय पर एक अच्छी और विस्तृत व्याख्या यहां दी गई है: ti.com/lit/an/scla011/scla011.pdf
क्रोमैटिक्स

16

सच्चे शून्य वोल्ट लॉजिक सिग्नलिंग का उत्पादन करना असंभव है। कुछ सहिष्णुता की अनुमति होनी चाहिए, क्योंकि सर्किटरी असीम रूप से सही नहीं है। पैसा खर्च करके इसे असीम रूप से परिपूर्ण बनाने के लिए डिज़ाइन फंड का अच्छा निवेश नहीं होगा। डिजिटल सर्किटरी इतनी तेजी से आगे बढ़ी और उन्नत हुई क्योंकि इसके बहुत ही सरल और सहिष्णु सर्किटों की प्रतियों की बड़ी संख्या का उपयोग किया जाता है जो लॉजिक गेट्स हैं।

बाइनरी 1 और 0 क्रमशः तर्क उच्च और तर्क कम वोल्टेज द्वारा डिजिटल लॉजिक सर्किट में दर्शाए जाते हैं। उपयोग में तर्क परिवार के लिए पूर्व निर्धारित और पूर्व-सहमत श्रेणियों में तर्क उच्च और तर्क कम गिरावट का प्रतिनिधित्व करने वाले वोल्टेज।

इन सीमाओं के भीतर वोल्टेज के साथ काम करने की क्षमता डिजिटल लॉजिक सर्किटरी के प्राथमिक लाभों में से एक है - यह विफल नहीं है। तर्क गेट इनपुट आसानी से तर्क उच्च और तर्क कम वोल्टेज के बीच अंतर कर सकते हैं। लॉजिक गेट आउटपुट वैध लॉजिक उच्च और निम्न वोल्टेज उत्पन्न करेगा। छोटे सिग्नल शोर को हटा दिया जाता है क्योंकि लॉजिक सिग्नल गेट्स से होकर गुजरते हैं। प्रत्येक आउटपुट इनपुट सिग्नल को एक अच्छे लॉजिक वोल्टेज में पुनर्स्थापित कर रहा है।

एनालॉग सर्किट के साथ, यह अधिक कठिन और व्यावहारिक रूप से असंभव है, जो कि ब्याज के संकेत से शोर को अलग करने और शोर को पूरी तरह से खारिज करने में असंभव है।


4
बहुत तेज थ्रेसहोल्ड (हिस्टैरिसीस के बिना) का मतलब हास्यास्पद रूप से उच्च लाभ एम्पलीफायरों से भी है। इसके अलावा हास्यास्पद प्रतिक्रिया और दोलन प्रवण, बहाव प्रवण और आम तौर पर नर्वस होने के लिए जाना जाता है।
रैकैंडबॉमनमैन

यह भी ध्यान दें कि तर्क 1 और 0 को क्रमशः निम्न और उच्च वोल्टेज के रूप में दर्शाया जा सकता है, जहां यह सर्किट को ऐसा करने के लिए अधिक समझ में आता है। वास्तव में, वैश्विक रीसेट जैसे संकेत पारंपरिक रूप से कम सक्रिय होते हैं, और nmos के युग में (एक ऐसी तकनीक जो खींचने में बुरी तरह से खराब थी) और कुछ हद तक TTL के युग (एक ही मुद्दा) में पुरुष IO के लिए सक्रिय होना आम था क्योंकि वह वास्तव में प्रवाह के लिए किसी भी वर्तमान प्राप्त करने का एकमात्र तरीका था।
दान मिल्स

नोट का भी करंट-मोड लॉजिक है जहां लॉजिक वैल्यू को वोल्टेज के बजाय करंट के रूप में परिभाषित किया जाता है। यह तेजी से स्विचिंग और ट्रांसमिशन में बेहतर शोर सहिष्णुता (किरचॉफ के वर्तमान कानून के कारण) को बढ़ाकर बिजली के उपयोग की लागत पर अनुमति देता है (हालांकि विकिपीडिया का दावा है कि पिकोम्प सीएमएल हासिल किया गया है, इसलिए यह कोई मुद्दा नहीं होगा)।
जॉन ड्वोरक

8

अन्य उत्तरों द्वारा किए गए बिंदुओं के अतिरिक्त, उच्च स्विचिंग गति पर परजीवी क्षमताओं का मुद्दा है (आमतौर पर तारों और अन्य घटकों की अनदेखी की जाती है)। तारों का आमतौर पर थोड़ा प्रतिरोध भी होता है। (एक बहुत ही सरल मॉडल!)

ढांच के रूप में

इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध

RC नेटवर्क होने के कारण, यह एक घातीय फैलने वाले वक्र (V ~ e ^ -kt) में परिणत होता है। यदि रिसीवर इसे थ्रेशोल्ड को बहुत कम (0V के पास) सेट करता है, तो इसे थ्रेशोल्ड को ट्रिगर करने के लिए आउटपुट वोल्टेज ड्रॉप के लिए एक महत्वपूर्ण समय इंतजार करना होगा। यह समय बहुत ही महत्वहीन लग सकता है, लेकिन एक डिवाइस के लिए एक सेकंड में एक मिलियन (अरब भी) बार स्विच करना चाहिए, यह एक समस्या है। एक समाधान "ऑफ" वोल्टेज को बढ़ाने के लिए है, घातीय फ़ंक्शन की लंबी पूंछ से बचने के लिए।


6

क्योंकि कुछ भी सही नहीं है और आपको इसके लिए त्रुटि के मार्जिन के साथ प्रदान करने की आवश्यकता है। वे संख्याएं दहलीज हैं। यदि आपके सिस्टम में सबसे कम संभव वोल्टेज 0V है और आपकी दहलीज 0V है, तो यह आपको कहां छोड़ता है यदि आपके सभी घटक और वायरिंग सही कंडक्टर नहीं हैं (यानी हमेशा कुछ वोल्टेज ड्रॉप होता है) और नीरव वातावरण में नीरव? यह आपको एक ऐसी प्रणाली के साथ छोड़ देता है जो कभी भी 0 वी का उत्पादन मज़बूती से नहीं कर सकता है, अगर यह इसे बिल्कुल भी कर सकता है।


3

2 रेल प्रणाली में (आमतौर पर केवल एक पॉजिटिव वोल्टेज प्लस ग्राउंड के साथ चिपके हुए), जो भी स्विच या डिवाइस आउटपुट कैपेसिटेंस को कम सिग्नल स्तर तक खींच रहा है उसमें परिमित प्रतिरोध होता है, और इस तरह सिग्नल वायर को शून्य वोल्ट पर स्विच नहीं किया जा सकता है परिमित समय में। (सुपरकंडक्टर्स की अनदेखी)। तो कुछ यथार्थवादी कम वोल्टेज स्विंग चुना जाता है जो प्रदर्शन की आवश्यकताओं (गति बनाम बिजली की आवश्यकताओं और शोर पीढ़ी, आदि) को पूरा करता है।

यह जमीन के शोर (अलग-अलग जमीन या स्रोत और गंतव्य सर्किट के बीच "शून्य" वोल्टेज स्तर), अन्य शोर स्रोतों, सहनशीलता और आदि को कवर करने के लिए आवश्यक मार्जिन के अतिरिक्त है।


0

यहाँ कुछ प्रतिक्रियाओं के विपरीत मुझे पूरा यकीन है कि अतीत में 0V कम के रूप में ऐसी कोई बात हुई है। रिले तर्क! मुझे नहीं लगता कि हम उस पर वापस जाना चाहते हैं!


6
क्या आपके रिले ने सुपरकंडक्टर्स का उपयोग किया था? मुझे ऐसा नहीं लगता।
इलियट एल्डरसन

1
अनुचित आलोचना के कारण +1। एक शुद्ध 0 वी आसानी से प्राप्त किया जा सकता है। यह लगभग एक रिले के साथ प्राप्त किया जा सकता है और यदि वांछित हो तो नकारात्मक आपूर्ति और प्रतिक्रिया से जुड़े उपकरणों तक पहुंच के साथ। यह डिजिटल संचार के लिए एक आवश्यक डिजाइन मूल्य के रूप में इस्तेमाल किया गया है, हालांकि यह संभव नहीं लगता है, लेकिन इस जवाब को वोट करने का कारण नहीं होना चाहिए।
KalleMP

2
@ElliotAlderson नहीं मैं नहीं कर सकता, मैंने विशेष रूप से लिखा है कि यह मौजूद होने की संभावना नहीं थी जिसका मतलब है कि मेरे पास यह साबित करने का कोई तरीका नहीं है कि यह करता है। हालांकि आप यह साबित कर सकते हैं कि इस तरह के डिजाइन मूल्य की आवश्यकता नहीं है? मैंने ऐसा नहीं सोचा था। अब जाओ और नए आदमी को एक वोट दें (शून्य पर वापस लाने के लिए) ताकि वह नाइटपैकिंग से ध्वस्त न हो जाए और चला जाए और हम बिना किसी अच्छे कारण के एक और उज्ज्वल (युवा) दिमाग को ढीला कर दें।
कालपीएमपी

1
@ElliotAlderson मुझे लगता है कि यदि आप एक वास्तविक रिले कॉइल पर गुंजाइश रखते हैं, तो आप देखेंगे कि संपर्क खुलने पर लार्जिश निगेटिव वैल्यू के लिए वोल्टेज को शून्य से गुज़रता है। लेकिन, यह मेरे लिए स्पष्ट नहीं है कि क्या आप एक वास्तविक सर्किट, या एक आदर्श सर्किट के बारे में बात कर रहे हैं। क्या आदर्श संपर्क चाप? यदि नहीं, तो वोल्टेज को नकारात्मक अनंत तक जाना चाहिए। किसी भी मामले में, संपर्क खुलने के बाद और चाप बुझ जाने के बाद आदर्श सर्किट में प्रतिरोध अनंत होगा । निश्चित नहीं है कि आपके समय का क्या करता है।
सोलोमन स्लो

1
@SolomonSlow क्षणिक व्यवहार वास्तविक है, लेकिन यह आसानी से एक आदर्श सर्किट के साथ तैयार किया गया है। संपर्क खुलने के बाद कॉइल वोल्टेज के व्यवहार को नियंत्रित करने वाला प्रतिरोध खुद कॉइल का प्रतिरोध होता है (आपको इस संदेह का लाभ देता है कि किसी भी प्रकार की रिसाव धाराएं नहीं हैं)। ऐसा नहीं है कि बिंदु है, जो अनंत समय प्रारंभ करनेवाला वर्तमान के रूप में पतन के लिए की आवश्यकता है पर एक समानांतर आर एल सर्किट है बिल्कुल शून्य। व्यावहारिक दुनिया में भी, कुछ समय ऐसा होता है जब कुंडली में वोल्टेज गैर-शून्य होता है, लेकिन रिले के संपर्क खुले हो जाते हैं ... गैर-शून्य वोल्टेज के साथ एक तार्किक '0'।
इलियट एल्डरसन
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.