आईसी आउटपुट पर BJT और FET ट्रांजिस्टर दोनों क्यों हैं?

Question

यह FAN3100 गेट ड्राइवर आईसी की संरचना है:

( इसकी डेटशीट से लिया गया )

जैसा कि आप देख सकते हैं - दो ouput स्विच हैं: CMOS और BJT।

उन दोनों को क्यों रखा?

Comments

एक और सवाल उठता है कि नीचे NPN NPN क्यों है और PNP नहीं

— हैरी Svensson

अंतर इनपुट पर ध्यान दें। यह इस चालक को ग्राउंड अपसेट के लिए अधिक प्रतिरक्षा बनाता है।

— analogsystemsrf

Answer 1

वर्णन का अनुच्छेद 2 कहता है:

FAN3100 ड्राइवर अंतिम आउटपुट चरण के लिए मिलरड्राइव ^टीएम आर्किटेक्चर को शामिल करते हैं। यह द्विध्रुवी-MOSFET संयोजन रेल-टू-रेल वोल्टेज स्विंग और रिवर्स करंट क्षमता प्रदान करते हुए स्विचिंग लॉस को कम करने के लिए MOSFET टर्न-ऑन / टर्न-ऑफ प्रक्रिया के मिलर पठार चरण के दौरान उच्च शिखर वर्तमान प्रदान करता है।

अनुभाग * मिलरड्राइव गेट ड्राइव टेक्नोलॉजी ”में पेज 14 के निचले भाग पर यह समझाने के लिए जाता है:

मिलरड्राइव आर्किटेक्चर का उद्देश्य मिलर पठार क्षेत्र के दौरान उच्चतम धारा प्रदान करके स्विचिंग को गति देना है जब MOSFET के गेट-ड्रेन कैपेसिटेंस को चार्ज-ऑन / टर्न-ऑफ प्रीसेस के हिस्से के रूप में चार्ज या डिस्क्राइब किया जा रहा है। MOSFET टर्न-ऑन या टर्न-ऑफ अंतराल के दौरान शून्य वोल्टेज स्विचिंग वाले अनुप्रयोगों के लिए, ड्राइवर तेजी से स्विचिंग के लिए उच्च शिखर वर्तमान की आपूर्ति करता है, भले ही मिलर पठार मौजूद न हो। यह स्थिति अक्सर सिंक्रोनस रेक्टिफायर एप्लिकेशन में होती है, क्योंकि शरीर का डायोड आमतौर पर एमओएसएफईटी चालू होने से पहले होता है।

इसका उत्तर " मिलर पठार के बारे में मुझे कौन बता सकता है? "

जब आप MOSFET के लिए डेटाशीट को देखते हैं, तो गेट चार्ज विशेषता में आपको एक सपाट, क्षैतिज भाग दिखाई देगा। वह तथाकथित मिलर पठार है। जब डिवाइस स्विच करता है, तो गेट वोल्टेज वास्तव में पठार वोल्टेज से जुड़ा होता है और डिवाइस को स्विच करने के लिए पर्याप्त चार्ज जोड़ा / हटाए जाने तक वहां रहता है। यह ड्राइविंग आवश्यकताओं का अनुमान लगाने में उपयोगी है, क्योंकि यह आपको डिवाइस को स्विच करने के लिए पठार के वोल्टेज और आवश्यक चार्ज बताता है। इस प्रकार, आप दिए गए स्विचिंग समय के लिए वास्तविक गेट ड्राइव रोकनेवाला की गणना कर सकते हैं।

BJTs आउटपुट प्राप्त करने में सक्षम हैं जबकि MOSFETs ऊपर रैंप कर रहे हैं। MOSFETS तब रेल को रेल वोल्टेज स्विंग प्रदान कर सकता है।

Comments

दिलचस्प टोपोलॉजी, लेकिन मुझे एक बात समझ में नहीं आती है: निचले NMOS को कैसे चालू किया जा सकता है, क्योंकि इसका Vgs निम्न NPN BJT द्वारा ~ 0,7V से जुड़ा हुआ है? यह काम करेगा यदि निचले मस्जिद में बहुत कम Vgs (th) है, लेकिन क्या वे एक, कह सकते हैं, ~ 100mV थ्रेशोल्ड NMOS? मैं समझता हूं कि यह एक सरलीकृत योजनाबद्ध है, इसलिए उस संबंध में कुछ छोड़ा जा सकता है, हालांकि एनपीएन आधार से पहले एक बफर प्रतीक क्यों नहीं रखा गया है अगर यह वहां है, तो सभी सकारात्मक रेल चालक में ऊपरी एनपीएन से पहले एक इनवर्टर बफर है। । जब कोई एक नहीं होता है, तो एक मूर्खतापूर्ण सरलीकरण लगता है।

— लोरेंजो डोनाती

मैं एक सुराग नहीं है। मुझे सवाल दिलचस्प लगा, निश्चित जवाब नहीं था, थोड़ा शोध किया और, मेरे आश्चर्य को, मेरे उत्तर को स्वीकार कर लिया और उखाड़ दिया। जैसा कि आप कहते हैं, ब्लॉक आरेख शायद एक सरलीकरण है, एनपीएन बहुत अच्छा नहीं हो सकता है और इसके आधार में कुछ प्रतिरोध या वर्तमान सीमा हो सकती है।

— ट्रांजिस्टर

समस्या हल हो गई, धन्यवाद! मैंने डेटशीट में विलम्ब किया है और वास्तव में नीचे एक आंकड़ा (आंकड़ा 42) है जो मिलरड्राइव वास्तुकला का विवरण दिखाता है। यह दर्शाता है कि ऊपरी और निचले दोनों BJT के पास अपनी ड्राइविंग सर्किटरी है, जिसमें MOSFETs के एक जोड़े शामिल हैं।

— लोरेंजो डोनाटी 21:39 पर मोनिका

@ लोरेंजो, प्रतिक्रिया के लिए धन्यवाद। मैंने जवाब पर शोध करते हुए डेटशीट को स्कैन किया था लेकिन उस आरेख के महत्व को याद किया।

— ट्रांजिस्टर

आपका स्वागत है! मैं अभी भी पूरी तरह से मूर्खतापूर्ण "सरलीकृत आरेख" पाता हूं। यह "सरलीकृत" नहीं है, यह गलत है! अगर वे ओवरकम्प्लिकेट चीजों के डर से सिर्फ 4 अतिरिक्त MOSFETs नहीं दिखाना चाहते थे, तो BJTs के ठिकानों पर "ड्राइवर" के साथ लिखे बॉक्स के सामने रखने के लिए पर्याप्त होगा। मेह!

— लोरेंजो डोनाटी

Answer 2

सीएमओएस और बीजेटी आउटपुट चरणों को एक चरण से जोड़ा जाता है, निर्माता इसे "मिलरड्राइव (टीएम)" कहते हैं।

वे ऐसा क्यों करते हैं डेटाशीट में बताया गया है:

मेरा अनुमान है कि वे एक निश्चित (आउटपुट ड्राइव) प्रदर्शन प्राप्त करना चाहते हैं जो केवल CMOS ट्रांजिस्टर का उपयोग करके या केवल उस निर्माण प्रक्रिया के साथ एनपीएन का उपयोग करके प्राप्त नहीं किया जा सकता है जो वे इस चिप के लिए उपयोग कर रहे हैं।

$V_{CE,sat}$$V_{BE}$

NPNs बहुत अधिक करंट देने की संभावना रखते हैं और तेज़ी से स्विच करेंगे। यह निर्माण प्रक्रिया का एक परिणाम हो सकता है जिसका वे उपयोग कर रहे हैं क्योंकि यह संभव है कि एक अलग प्रक्रिया में MOSFETs इतना बेहतर हो कि केवल CMOS का उपयोग करके समान प्रदर्शन प्राप्त किया जा सके। इस तरह की प्रक्रिया हालांकि अधिक महंगी हो सकती है।

Answer 3

ध्यान दें कि शीर्ष एनपीएन केवल आउटपुट को VDD-0.7 V तक कैसे पहुंचा सकता है, मेरा मानना ​​है कि यह अंतिम 0.7 V की देखभाल करने के लिए मस्जिद का काम है।

ऐसा लग रहा है जैसे BJT के ज्यादातर ग्रंट काम कर रहे हैं और आउटपुट को VDD और एक मजबूत GND तक पहुँचाने के लिए मच्छर देखभाल कर रहे हैं।

मुझसे गलती भी हो सकती है।