क्या FPGAs अपने तर्क को गतिशील रूप से संशोधित कर सकता है?

Question

किसी FPGA के लिए बाहरी छवि के लिए कॉन्फ़िगरेशन छवि लिखना सैद्धांतिक रूप से संभव होगा, और कॉन्फ़िगरेशन से कॉन्फ़िगरेशन छवि को लोड करने के लिए स्वयं को फिर से कॉन्फ़िगर करना होगा। यह "गैर-गतिशील" पुनर्निर्माण होगा।

क्या FPGAs में अपने तर्क कपड़े को गतिशील रूप से फिर से प्रकाशित करने की क्षमता है? दरअसल, जबकि फ्लिप-फ्लॉप का मूल्य संशोधित हो सकता है, मैंने लुक-अप टेबल के गतिशील पुन: संयोजन और लॉजिक फैब्रिक बनाने वाली आंतरिक वाइरिंग्स के बारे में नहीं सुना है।

FPGA आंतरिक तर्क (यादों के अलावा) को गतिशील रूप से संशोधित किया जा सकता है? यदि नहीं, तो क्यों नहीं?

Comments

"डायनेमिक रीकंफिगरेशन" वास्तव में वाक्यांश है जिसे आप देख रहे हैं :)

— मार्टिन थॉम्पसन

क्या आप FPGAs की तलाश कर रहे हैं जो अपने आप को पुन: कॉन्फ़िगर कर सकते हैं (जैसे कुछ माइक्रोकंट्रोलर कर सकते हैं) या कि वे एक बाहरी घटक से पुन: कॉन्फ़िगर (रनटाइम) हो सकते हैं?

— ट्राईगेव लॉगस्टोर्ल

Answer 1

हां, मुझे पता है कि कम से कम Xilinx के पास ऐसे भाग हैं जो गतिशील पुनर्संरचना का समर्थन करते हैं, और अन्य प्रमुख विक्रेता संभवतः भी करते हैं।

हालांकि, यह करने के लिए एक प्रमुख उपक्रम है, इसलिए आपको वास्तव में यह सुनिश्चित करने की आवश्यकता है कि आपको इसकी आवश्यकता है। आपको चिप को भौतिक रूप से दो या दो से अधिक क्षेत्रों में विभाजित करने की आवश्यकता है, जिनमें से कम से कम एक गैर-पुन: प्राप्य है, और भौतिक रूप से सभी क्षेत्रों के बीच आंतरिक इंटरफेस को "पिन डाउन" करें ताकि संश्लेषण उपकरण सभी सही कनेक्शन बना सकें।

Comments

"सुलह" के लिए Xilinx वेब साइट खोजें!

— लियोन हेलर

Answer 2

दो सामान्य दृष्टिकोण हैं एक का उपयोग कर सकते हैं। कई प्रकार के FPGA अपने विन्यास को लैचेज़ में रखते हैं जो स्टार्टअप पर बाहरी डिवाइस (आमतौर पर एक EEPROM) से प्राप्त होते हैं; FPGA द्वारा पढ़ने के बाद बाहरी उपकरण की आवश्यकता नहीं है। डिवाइस ऑपरेशन के दौरान EEPROM में परिवर्तन तब तक प्रभावी नहीं होगा जब तक FPGA को उसकी सामग्री को पुनः लोड करने का निर्देश नहीं दिया जाता है। इस प्रकार, यह एक उपकरण के लिए संभव है जो ऑपरेशन के दौरान FPGA को फिर से शुरू करने के लिए एक FPGA के बिना पूरी तरह से अक्षम होगा; अगर EEPROM लिखने के दौरान कुछ गलत हो जाता है, हालाँकि, डिवाइस तब तक निष्क्रिय हो सकता है जब तक कि किसी बाहरी डिवाइस (एक राज्य जिसे कभी-कभी 'ईट' कहा जाता है) द्वारा फिर से लिखा जा सकता है।

एक वैकल्पिक दृष्टिकोण, जो अक्सर CPLD के साथ उपयोगी होता है, जिसकी EEPROM कोशिकाएं "सीधे" अपनी कार्यक्षमता को नियंत्रित करती हैं (जैसा कि कुंडी से कॉपी किए जाने का विरोध किया जाता है) में एक प्रणाली होती है, जो प्रोग्राम योग्य डिवाइस के बेकार अवस्था में होने पर भी सीमित कार्यक्षमता के साथ काम कर सकती है। यदि इस तरह की सीमित कार्यक्षमता CPLD को फिर से शुरू करने के लिए पर्याप्त है, तो डिवाइस 'ब्रोकिंग' के लिए प्रतिरक्षा हो सकती है। उदाहरण के लिए, एक वायरलेस डिवाइस अपनी वायरलेस कार्यक्षमता और अन्य सुविधाओं को नियंत्रित करने के लिए CPLD का उपयोग कर सकता है। CPLD को पुन: उत्पन्न करने की सामान्य विधि वायरलेस लिंक के माध्यम से रैम में एक छवि प्राप्त कर सकती है, और फिर उस छवि का उपयोग CPLD को पुन: उत्पन्न करने के लिए कर सकती है। यदि प्रोग्रामिंग फ़ाइलें, वायरलेस लिंक अनुपयोगी हो सकता है जब तक कि CPLD पुनःप्रोग्रामित न हो जाए। सिस्टम को पुनर्प्राप्त करने की अनुमति देने के लिए, हालांकि, प्रोसेसर में "डिफ़ॉल्ट" हो सकता है