क्या कुछ सीपीयू मानक कोशिकाओं में लागू किए गए हैं और क्या अन्य को अनुकूलित किया गया है?

Question

प्रश्न को और अधिक स्पष्ट करते हुए, मुझे कुछ डाई चित्र दिखाई दे रहे हैं जो चिप की कार्यक्षमता के आधार पर ब्लूटूथ ले और इतने पर कोरटेक्स-एम 0 को लागू कर रहे हैं और इस तरह दिखाई दे रहे हैं (nRF51822):

पुराने CPU पर मैं बहुत डिजिटल "फजी" तर्क कार्यान्वयन नहीं देख सकता, इस तरह (AMD386):

थोड़ा गुगली करने के बाद, ऐसा लगता है कि आज के एआरएम कार्यान्वयन मानक कोशिकाओं (मरने पर अनाकार आकार बनाने) के साथ किए जाते हैं। इसलिए मैं कह सकता हूं कि पहली तस्वीर पर "फजी" कार्यान्वयन कॉर्टेक्स ही है।

मैं समझता हूं कि सभी नियमित आकृतियाँ यादें हो सकती हैं और सभी "हाथ से खींचे" भाग एनालॉग हैं। तो मुझे आश्चर्य है, अतीत में डिजिटल डिजाइनरों के मार्गदर्शन में डिजिटल भागों को लागू करने के लिए एनालॉग डिजाइनर थे जो वास्तुकला को परिभाषित कर रहे थे?

मुझे किसकी याद आ रही है?

Comments

यह इंगित करते हुए कि कारणों की एक सीमा के लिए इन दोनों की तुलना करना मुश्किल है: प्रक्रिया (AM386 800 एनएम, M0 शायद <100 एनएम है), प्रकार (सीपीयू बनाम सूक्ष्म - यादें बहुत अलग हैं), पीढ़ी (1991) जब से बहुत अलग टूलींग) आदि

— awjlogan

अपनी बात को लागू करने के लिए, मानक कोशिकाओं में गैर-बराबर आधुनिक डाई पिक्चर ढूंढना मेरे लिए भी मुश्किल था, अगर यह सब मौजूद है।

— thexeno

Answer 1

नहीं, एनालॉग आईसी डिजाइनर डिजिटल आर्किटेक्ट की दिशा में माइक्रोप्रोसेसरों का निर्माण नहीं कर रहे थे। यह कहना अधिक सही है कि डिजिटल इंटीग्रेटेड सर्किट डिजाइनरों को इस बारे में काफी कुछ जानने की जरूरत है कि ट्रांजिस्टर वास्तव में कैसे व्यवहार करते हैं।

डिजिटल आईसी का एक विशेष हिस्सा मानक कोशिकाओं या हाथ से तैयार सर्किट का उपयोग करके तैयार किया जाएगा या नहीं, इसका विकल्प केवल अर्थशास्त्र का मामला है। यादों (कैश, माइक्रोकोड रोम, रजिस्टर फाइल) जैसी घनी-अत्यधिक दोहरावदार संरचनाओं के लिए, कुछ बुनियादी कोशिकाओं को एक साथ रखने में समय का निवेश करना समझ में आता है, जो एक समान सर्किट की तुलना में बहुत छोटा और तेज था। मानक कोशिकाओं से।

राज्य मशीनों और छोटे काउंटर जैसे "यादृच्छिक तर्क" के ब्लॉक मानक कोशिकाओं और सीएडी टूल का उपयोग करके बनाए गए थे। इन ब्लॉकों के लिए हाथ से तैयार किए गए लेआउट बनाने में बहुत अधिक समय लगा होगा और इससे बहुत कम लाभ मिलेगा। इसके बजाय, लोगों ने सीएडी टूल और सेल लाइब्रेरी को बेहतर बनाने के लिए काम किया।

Answer 2

"फजी" उपस्थिति जो आप पहले माइक्रोफोटोग्राफ़ में देख रहे हैं, वह वास्तव में एक मानक सेल लाइब्रेरी का उपयोग करके एक डिज़ाइन को संश्लेषित करने वाले स्वचालित स्थान और मार्ग एल्गोरिथम का परिणाम है।

दूसरी छवि में AMD386 की तरह पुराने हिस्से, इन एल्गोरिदम के अस्तित्व की भविष्यवाणी करते हैं। संपूर्ण डिजाइन श्रमसाध्य रूप से रखा गया था और हाथ से मार्ग दिया गया था, इसकी अधिक व्यवस्थित उपस्थिति के लिए लेखांकन। (दूसरी ओर, 386 पर आवश्यक इंटरकनेक्ट के बड़े क्षेत्रों के लिए लेआउट खातों का निर्माण करने वाली एकल प्रक्रिया की कमी - एक PAR एल्गोरिदम शायद बहुत अधिक कुशल लेआउट का उत्पादन कर सकती थी।)

ध्यान दें कि इसका मतलब यह नहीं है कि AMD386 के बारे में कुछ भी एनालॉग है। यह पूरी तरह से डिजिटल हिस्सा है! आधुनिक चिप डिजाइनों में एनालॉग घटक अक्सर अधिक "क्रमबद्ध" दिखते हैं क्योंकि उनमें शारीरिक रूप से बड़े हिस्से होते हैं जिन्हें अन्य तर्क से अलग होना चाहिए, जैसे nRF51822 के निचले दाएं में परिपत्र प्रेरक।

Comments

"AMD386। यह पूरी तरह से डिजिटल हिस्सा है!" - मैं एक चीज के बारे में एक नोट बनाना चाहूंगा: कम से कम IO पैड और इस तरह की चीजें (कोई आंतरिक नियामकों, थरथरानवाला और इस तरह नहीं मानते हुए), thay अनुरूप होना चाहिए। संरक्षण डायोड हैं, रिवर्स प्रोटेक्शन डायोड हो सकता है, पंखे आउट / इन के लिए इनवर्टर के विभिन्न ट्रांजिस्टर। और जो जानता है कि मैं क्या याद कर रहा हूं। मुझे यकीन नहीं है कि यह दुनिया में एक शुद्ध डिजिटल आईसी भी है, जो केवल मानक कोशिकाओं और VDD / GND लाइनों के जोड़े से बना है।

— thexeno