पीसीबी क्रिस्टल लेआउट सिफारिशों का मुकाबला


38

यह इस प्रश्न से संबंधित है: मेरा क्रिस्टल ऑसिलेटर लेआउट कैसे है?

मैं एक माइक्रो कंट्रोलर के लिए 12MHz क्रिस्टल लेआउट करने की कोशिश कर रहा हूं। मैं विशेष रूप से क्रिस्टल के साथ-साथ उच्च आवृत्ति डिजाइन के लिए कई सिफारिशों के माध्यम से पढ़ रहा हूं।

अधिकांश भाग के लिए वे कुछ बातों पर सहमत होते हैं:

  1. जहां तक ​​संभव हो निशान कम रखें।
  2. अंतर ट्रेस जोड़े को यथासंभव लंबाई के करीब रखें।
  3. क्रिस्टल को किसी और चीज से अलग करें।
  4. क्रिस्टल के नीचे जमीन के विमानों का उपयोग करें।
  5. सिग्नल लाइनों के लिए विअस से बचें।
  6. दाहिने कोण से बचें निशान पर झुकता है

यहाँ मेरे क्रिस्टल के लिए वर्तमान में क्या है, इसका लेआउट है:

क्रिस्टल लेआउट

लाल शीर्ष पीसीबी तांबे का प्रतिनिधित्व करता है और नीला नीचे पीसीबी परत है (यह एक 2-परत डिजाइन है)। ग्रिड 0.25 मिमी है। क्रिस्टल (नीली परत) के नीचे एक पूरा ग्राउंड प्लेन होता है, और क्रिस्टल के आसपास एक ग्राउंड होता है जो कई वायस का उपयोग करके नीचे ग्राउंड प्लेन से बंधा होता है। घड़ी पिंस के बगल में पिन से जुड़ने वाला ट्रेस यूसी के बाहरी रीसेट के लिए है। इसे ~ 5V पर आयोजित किया जाना चाहिए, और जब इसे छोटा किया जाता है तो एक रीसेट चालू हो जाता है।

मेरे पास अभी भी कुछ प्रश्न हैं:

  1. मैंने कुछ अनुशंसित लेआउट देखे हैं जो लोड कैपेसिटर को आईसी के करीब रखते हैं और अन्य जो उन्हें दूर की तरफ रखते हैं। मैं दोनों के बीच क्या अंतर की उम्मीद कर सकता हूं, और कौन सा अनुशंसित है (यदि कोई है)?
  2. क्या मुझे सिग्नल के निशान के नीचे से सीधे जमीन का विमान निकालना चाहिए? ऐसा लगता है कि सिग्नल लाइनों पर परजीवी समाई को कम करने का सबसे अच्छा तरीका होगा।
  3. क्या आप मोटे या पतले निशान की सलाह देंगे? वर्तमान में मेरे पास 10mil निशान हैं।
  4. मुझे दो घड़ी सिग्नल कब एक साथ लाने चाहिए? मैंने उन सिफारिशों को देखा है जहां यूसी की ओर जाने से पहले दो लाइनें अनिवार्य रूप से एक दूसरे की ओर निर्देशित होती हैं, और अन्य जहां उन्हें अलग रखा जाता है और धीरे-धीरे एक साथ लाया जाता है जैसे कि मेरे पास वर्तमान में है।

क्या यह एक अच्छा लेआउट है? इसमें कैसे सुधार किया जा सकता है?

मैंने अब तक जिन स्रोतों को पढ़ा है (उम्मीद है कि उनमें से अधिकांश इसमें शामिल हैं, मुझे कुछ याद आ रहा है):

  1. उच्च गति लेआउट दिशानिर्देशों के लिए टीआई की सिफारिशें
  2. Atmel के AVR हार्डवेयर डिजाइन विचार
  3. ऑसिलेटर्स के पीसीबी लेआउट के लिए Atmel का सबसे अच्छा अभ्यास

संपादित करें:

आपके सुझाव के लिए धन्यवाद। मैंने अपने लेआउट में निम्नलिखित परिवर्तन किए हैं:

  1. यूसी के नीचे की परत को 5 वी पावर प्लेन के रूप में इस्तेमाल किया जा रहा है और ऊपर की परत लोकल ग्राउंड प्लेन है। ग्राउंड प्लेन ग्लोबल ग्राउंड प्लेन (निचली परत) के माध्यम से एकल होता है जहां 5V स्रोत से एक साथ जुड़ता है, और दोनों के बीच 4.7uF सिरेमिक संधारित्र होता है। बनाया मार्ग और बिजली बहुत आसान!
  2. मैंने क्रिस्टल आवरण के बाहर शॉर्टिंग को रोकने के लिए सीधे क्रिस्टल के नीचे शीर्ष जमीनी तत्वों को हटा दिया है।
  3. @RussellMcMahon, मुझे यकीन नहीं है कि आप लूप क्षेत्र को कम से कम क्या मतलब है। मैंने एक संशोधित लेआउट अपलोड किया है जहां मैं उन्हें यूसी भेजने से पहले क्रिस्टल लीड्स को एक साथ लाता हूं। क्या यही आपका मतलब है?
  4. मुझे पूरी तरह से यकीन नहीं है कि मैं क्रिस्टल के चारों ओर अपना गार्ड रिंग लूप कैसे पूरा कर सकता हूं (अभी यह एक हुक-आकार की तरह है)। क्या मुझे छोरों को जोड़ने के लिए (वैश्विक मैदान से अलग) दो वायस को चलाना चाहिए, आंशिक-रिंग को हटा देना चाहिए, या इसे वैसे ही छोड़ देना चाहिए?
  5. क्या मुझे क्रिस्टल / कैप के नीचे से वैश्विक जमीन को हटा देना चाहिए?

अद्यतन लेआउट


यह अच्छा है, आपको 12 मेगाहर्ट्ज पर कोई समस्या नहीं होगी। यह धीमा है। कैप को क्रिस्टल के करीब रखें। इस आवृत्ति के लिए किसी गोंड की आवश्यकता नहीं होती है। मोटाई खेलने में नहीं है, वे किसी भी वर्तमान को नहीं ले जाएंगे।
Ktc

काफी अच्छा लग रहा है। यथोचित संभव के रूप में आईसी के करीब Xtal। | लूप के संचालन के लूप क्षेत्र को कम से कम करें। उदाहरण के लिए यहाँ xtal के तहत मोड़ से पहले आगे ले जाता है। कुछ लोग ऐसा करते हैं। लूप क्षेत्र को लगभग शून्य तक कम करने के लिए 90 डिग्री पर xtal मोड़ने वाले चरम मामलों पर विचार करें। | शीर्ष पैड आकार की तुलना में पिन के चारों ओर इन्सुलेशन की हद तक देखें। यकीन है कि पैड के लिए कम नहीं हो सकता है (होने के लिए जाना जाता है।)
रसेल मैकमोहन

@RussellMcMahon मुझे पूरी तरह से यकीन नहीं है कि अगर मैंने आपको लूप एरिया को कम से कम करने के बारे में सही तरीके से समझा। मैंने एक नया लेआउट अपलोड किया जहां यूसी की ओर बढ़ने से पहले क्रिस्टल लीड सीधे एक दूसरे के पास जाते हैं। क्या यही आपका मतलब है?
Helloworld922

संकेतों के बीच कैपेसिटिव कपलिंग को कम करने के लिए XTALIN और XTALOUT को एक दूसरे से दूर रखें और उनके बीच एक जमीन जोड़ें। मिलर प्रभाव क्रॉस कैपेसिटेंस को बढ़ाता है और दोलनों को भी मार सकता है।
पीपीपी

जवाबों:


32

आपका प्लेसमेंट ठीक है।

क्रिस्टल सिग्नल निशान का आपका मार्ग ठीक है।

आपकी ग्राउंडिंग खराब है। सौभाग्य से, इसे बेहतर करना वास्तव में आपके पीसीबी डिजाइन को आसान बनाता है। माइक्रोकंट्रोलर रिटर्न धाराओं में महत्वपूर्ण उच्च आवृत्ति सामग्री और क्रिस्टल कैप के माध्यम से धाराएं होंगी। इन्हें स्थानीय रूप से समाहित किया जाना चाहिए और मुख्य ग्राउंड प्लेन के पार प्रवाहित होने की अनुमति नहीं होनी चाहिए। यदि आप इससे बचते नहीं हैं, तो आपके पास अब कोई ग्राउंड प्लेन नहीं है, बल्कि एक केंद्र-आधारित पैच एंटीना है।

शीर्ष परत पर एक साथ माइक्रो के साथ तुरंत जुड़े सभी जमीन को बांधें। इसमें माइक्रो का ग्राउंड पिन और क्रिस्टल कैप का ग्राउंड साइड शामिल है। फिर इस जाल को केवल एक स्थान पर मुख्य भूमि तल से जोड़ दें । इस तरह माइक्रो और क्रिस्टल के कारण उच्च आवृत्ति लूप धाराएं स्थानीय जाल पर रहती हैं। मुख्य ग्राउंड प्लेन के कनेक्शन के माध्यम से बहने वाला एकमात्र चालू सर्किट के बाकी हिस्सों द्वारा देखी गई वापसी धाराएं हैं।

अतिरिक्त क्रेडिट के लिए, इसलिए माइक्रो के पावर नेट के साथ कुछ समान है, दो एकल फ़ीड बिंदुओं को एक दूसरे के पास रखें, फिर फ़ीड बिंदुओं के सूक्ष्म पक्ष पर तुरंत दोनों के बीच 10 capF या इतने सिरेमिक कैप लगाएं। माइक्रो सर्किट द्वारा निर्मित जमीन धाराओं के लिए उच्च आवृत्ति की शक्ति के लिए टोपी एक दूसरे स्तर की शंट बन जाती है, और फ़ीड बिंदुओं की निकटता पैच एंटीना ड्राइव स्तर को कम कर देती है जो आपके अन्य बचावों से बच जाता है।

अधिक जानकारी के लिए, https://electronics.stackexchange.com/a/15143/4512 देखें

आपके नए लेआउट के जवाब में जोड़ा गया:

यह निश्चित रूप से बेहतर है कि उच्च आवृत्ति लूप धाराओं को मुख्य जमीन के विमान से रखा जाता है। कि बोर्ड से समग्र विकिरण को कम करना चाहिए। चूंकि सभी एंटेना रिसीवर और ट्रांसमीटर के रूप में सममित रूप से काम करते हैं, इसलिए यह बाहरी संकेतों के लिए आपकी संवेदनशीलता को भी कम करता है।

मैं क्रिस्टल कैप से जमीन का पता लगाने की आवश्यकता को सूक्ष्म रूप से वसा के रूप में वापस नहीं देखता। इसमें थोड़ा नुकसान है, लेकिन यह आवश्यक नहीं है। धाराएं काफी छोटी हैं, इसलिए भी सिर्फ 8 मिलिट्री ट्रेस ही ठीक रहेगा।

मैं वास्तव में क्रिस्टल टोपी से नीचे आने और क्रिस्टल के चारों ओर लपेटने के लिए जानबूझकर एंटीना को बिंदु नहीं देखता हूं। आपके संकेत नीचे अच्छी तरह से हैं, जहां से प्रतिध्वनित होना शुरू हो जाएगा, लेकिन जब कोई आरएफ ट्रांसमिशन या रिसेप्शन का इरादा नहीं होता है तो आभारी एंटेना जोड़ना एक अच्छा विचार नहीं है। आप स्पष्ट रूप से क्रिस्टल के चारों ओर "गार्ड रिंग" लगाने की कोशिश कर रहे हैं, लेकिन कोई औचित्य नहीं दिया। जब तक आपके पास बहुत अधिक डीवी / डीटी और खराब तरीके से बने क्रिस्टल नहीं होते हैं, तब तक कोई कारण नहीं है कि उनके पास गार्ड रिंग होने की आवश्यकता है।


2
ओपी ने आपके सुझाव के बाद सवाल का कुछ संपादन किया है। और मैं संपादन के बाद लेआउट पर आपके विचारों के बारे में बहुत उत्सुक हूं :)
अब्दुल्लाह कहरामन ३०'१२ को १ious:

गार्ड रिंग के बारे में यह एक दिलचस्प बिंदु है। अपने अंतिम डिजाइन में, मैंने इस तरह के एक गार्ड रिंग को लागू किया, क्योंकि यह एक Atmel एपनोट में अनुशंसित था। ( atmel.com/images/doc2521.pdf ) मेरी क्लॉकिंग के साथ मेरे पास कोई समस्या नहीं थी, लेकिन फिर मैंने इसे एफसीसी को मंजूरी नहीं दी।
dext0rb

2
@abdullah: इसका मतलब यह है कि यह कोई नुकसान नहीं करता है, लेकिन इससे बहुत लाभ नहीं होता है। दूसरे शब्दों में, ऐसा करने से परेशान होने की आवश्यकता नहीं है, लेकिन यदि आप ऐसा करते हैं तो कुछ भी दुख नहीं होगा।
ओलिन लेथ्रोप

3
@abdullah: हां, व्यापक निशान कम प्रेरण और कम प्रतिरोध है। हालाँकि, यह अंतर इस तरह से बहुत कम है जहां क्रिस्टल अपने चालक के करीब है कि यह सममित है। मैं नियमित रूप से 8 सैन्य निशानों का उपयोग करता हूं और किसी भी समस्या का अवलोकन नहीं किया है। व्यापक निशान अधिक जगह लेते हैं और कहीं और अधिक समाई होते हैं।
ओलिन लेथ्रोप

2
"आपके पास अब कोई जमीनी विमान नहीं है, लेकिन एक केंद्र-खिलाया हुआ पैच एंटीना है" - संभवत: सबसे अधिक पंच-प्रति-वाक्य जो मैंने पूरे सप्ताह पढ़ा है :) अधिक सहमत नहीं हो सकता।
मोनिका

2

Http://mel1.microchip.com/downloads/en/DeviceDoc/Atmel-8128-Best-Practices-for-the-PCB- पर Atmel के एप्लिकेशन नोट AVR186, "Oscillators के पीसीबी लेआउट के लिए सर्वश्रेष्ठ अभ्यास" पर एक नज़र डालें । लेआउट के- Oscillators_ApplicationNote_AVR186.pdf

आईसी के बगल में लोड कैप रखें; आईसी और क्रिस्टल के बीच। XTALI, XTALO निशान कम रखें लेकिन जितना संभव हो एक दूसरे से दूर निशान रखकर उनकी कैपेसिटिव युग्मन को कम करें। यदि आपको आधे इंच से अधिक लंबे निशान बनाने की आवश्यकता है, तो क्रॉस कैपेसिटेंस को मारने के लिए उनके बीच एक ग्राउंड वायर डालें। चारों तरफ जमीन के साथ निशान को घेरें और पूरी चीज के नीचे एक ग्राउंड प्लेन डालें।

निशान कम रखें।

हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.