समाप्ति प्रतिरोधक: क्या उनकी आवश्यकता है?

Question

मेरे द्वारा डिजाइन की जा रही परियोजना के लिए, मैं एक LPC1788 (QFP) माइक्रोकंट्रोलर के साथ IS42s32800 (TSOP) SDRAM का उपयोग कर रहा हूं । पीसीबी पर मेरे पास शीर्ष सिग्नल परत के ठीक नीचे एक जमीनी विमान के साथ 4 परतें हैं और नीचे सिग्नल परत के ठीक ऊपर एक वीडीडी विमान है। सीपीयू और रैम के बीच का औसत निशान 60 मिमी लंबा है, जिसमें सबसे लंबा निशान 97 मिमी है, घड़ी की रेखा 53 मिमी लंबी है और किसी भी लाइन में समाप्ति प्रतिरोधों को माउंट नहीं किया गया है। मैं इस बारे में उत्सुक हूं कि क्या DRAM की तर्ज पर टर्मिनेशन रेसिस्टर्स होना बिल्कुल जरूरी है या नहीं। क्या यह डिजाइन उनके बिना काम करेगा या मुझे प्रतिरोधों के बिना इसे आजमाने की जहमत नहीं उठानी चाहिए?

Comments

डेटशीट क्या कहती है?

— मैट यंग

कुछ भी नहीं - issi.com/pdf/42S32800.pdf

— özg

लिंक issi.com/WW/pdf/42-45S32800G.pdf पर

— यीशु कास्टेन

Answer 1

यदि आवृत्ति / वृद्धि समय और दूरी मुद्दों का कारण बनने के लिए पर्याप्त है, तो हाँ, आपको समाप्ति की आवश्यकता है।

ट्रांसमिशन-लाइन मॉडल

97 मिमी सबसे लंबे समय तक ट्रेस करने पर मुझे लगता है कि आप शायद उनके बिना दूर हो जाएंगे (नीचे गणना के परिणाम दिए गए हैं) यदि आपके पास एक पीसीबी पैकेज है जो IBIS मॉडल और बोर्ड स्तर सिमुलेशन (जैसे Altium और अन्य महंगे पैकेज) को संभालता है, तो अपने सेटअप और न्यायाधीश का अनुकरण करें या नहीं आपको परिणामों से उनकी आवश्यकता है।

यदि आपके पास यह क्षमता उपलब्ध नहीं है, तो आप स्पाइस का उपयोग करके कुछ मोटे गणना कर सकते हैं।
मेरे पास LTSpice के साथ थोड़ा गड़बड़ था , यहाँ परिणाम हैं (यदि कोई त्रुटि देखता है तो चीजों को सही करने के लिए स्वतंत्र महसूस करें)

यदि हम मान लें:

• आपका RAM इनपुट सिग्नल वृद्धि समय लगभग 2ns है
• पीसीबी एक एर या ~ 4.1 के साथ FR4 है
• पीसीबी कॉपर की मोटाई 1oz = 0.035 मिमी है
• ग्राउंड प्लेन से ऊपर की ऊँचाई = 0.8 मिमी
• ट्रेस चौड़ाई = 0.2 मिमी
• ट्रेस लंबाई = 97 मिमी
• RAM डेटा इनपुट 5pF (डेटाशीट से कैपेसिटेंस) के साथ समानांतर में 10kΩ है, प्रतिरोध एक विशिष्ट LVTTL इनपुट के लिए लिया जाता है क्योंकि कुछ भी नहीं दिया जाता है - डेटाशीट बहुत खराब है, उदाहरण के लिए p.21 पर लीकेज करंट 10A !?) दिया गया है।
• चालक प्रतिबाधा 100Ω (डेटाशीट आउटपुट उच्च / निम्न मान और वर्तमान से लिया गया है -> Vh = Vdd - 0.4 @ 4mA, इसलिए 0.4V / 4mA = 100Ω)

माइक्रोस्ट्रिप मोड पर सेट wCalc (एक ट्रांसमिशन लाइन कैलकुलेटर टूल) का उपयोग करके , हम प्राप्त करते हैं:

• Zo = 177.6Ω
• एल = 642.9 पीएच / मिमी
• सी = 0.0465 पीएफ / मिमी
• आर = 34.46 वर्ग मीटर / मिमी
• विलंब = 530.4 पीएस

अब यदि हम हानिपूर्ण संचरण लाइन तत्व का उपयोग करके LTSpice में इन मूल्यों को दर्ज करते हैं और हम प्राप्त करते हैं:

यहाँ उपरोक्त सर्किट का अनुकरण है:

इस परिणाम से, हम 100 result आउटपुट प्रतिबाधा के साथ देख सकते हैं हमें किसी भी समस्या की उम्मीद नहीं करनी चाहिए।

बस ब्याज के लिए, मान लें कि हमारे पास 20 the के आउटपुट प्रतिबाधा के साथ एक ड्राइवर था, परिणाम काफी अलग होगा (यहां तक ​​कि 50 we में 0.7 V ओवर / अंडरशूट है। ध्यान दें कि यह आंशिक रूप से 5pF इनपुट कैपेसिटी के कारण होता है, जिससे रिंगिंग होती है। 2 नं पर ओवरशूट कम समाई के साथ नहीं होगा [~ 3.7V], इसलिए जैसे कि कोरटुक चेक लैम्प किए गए मापदंडों को बताता है, भले ही एक TLine के रूप में इलाज न कर रहा हो - अंत देखें):

अंगूठे का एक नियम है अगर देरी का समय (चालक से इनपुट तक यात्रा करने के लिए संकेत), जीवनकाल के 1/6 से अधिक है, तो हमें ट्रेस को एक ट्रांसमिशन लाइन के रूप में व्यवहार करना चाहिए (ध्यान दें कि कुछ 1/8 वीं कहते हैं, कुछ 1/10 वां, जो अधिक रूढ़िवादी हैं) 0.525 ns देरी के साथ और 2ns वृद्धि समय 2 / 0.525 = 3.8 (<6) देते हुए हमें इसे एक TLine के रूप में मानना ​​होगा। यदि हम वृद्धि का समय 4ns तक बढ़ाते हैं -> 4 / 0.525 = 7.61 और उसी 20 the सिमुलेशन को फिर से करें:

हम देख सकते हैं कि रिंगिंग बहुत कम है, इसलिए शायद कोई कार्रवाई करने की आवश्यकता नहीं है।

तो इस सवाल का जवाब देने के लिए, मान लें कि मैं मापदंडों के साथ करीब हूं, तो यह संभावना नहीं है कि उन्हें छोड़ने से आपको परेशानी होगी - खासकर जब से मैंने 2ns का उदय / गिरने का समय चुना, जो LPC1788 डेटाशीट (p.88) से तेज है Tr min = 3 ns, Tfall min = 2.5 ns)
यह सुनिश्चित करने के लिए, प्रत्येक पंक्ति पर 50 resist श्रृंखला अवरोधक डालने से संभवतः चोट लगेगी।

गांठ-घटक मॉडल

जैसा कि ऊपर उल्लेख किया गया है, भले ही लाइन एक ट्रांसमिशन लाइन न हो, फिर भी हमारे पास गांठ वाले मापदंडों के कारण रिंगिंग हो सकती है। ट्रेस L और रिसीवर C बहुत अधिक रिंगिंग का कारण बन सकता है यदि Q काफी अधिक है।
अंगूठे का एक नियम है कि एक सही कदम इनपुट के जवाब में , 0.5 या उससे कम की क्यू नहीं बजती है, 1 के क्यू में 16% ओवरशूट और 2 के 44% ओवरशूट का क्यू होगा।
व्यवहार में कोई भी स्टेप इनपुट सही नहीं है, लेकिन यदि सिग्नल स्टेप में LC गुंजयमान आवृत्ति के ऊपर महत्वपूर्ण ऊर्जा है तो रिंगिंग होगी।

तो हमारे 20 imp ड्राइवर प्रतिबाधा उदाहरण के लिए, अगर हम सिर्फ लाइन को एक गांठ वाले सर्किट के रूप में मानते हैं, तो Q होगा:

$Q = \dfrac{\sqrt{\dfrac{L}{C}}}{Rs} = \dfrac{\sqrt{\dfrac{62.36 nH}{9.511 pF}}}{20 \Omega} = 4.05$

(कैपेसिटेंस 5pF इनपुट कैपेसिटेंस + लाइन कैपेसिटेंस है - लाइन रेजिस्टेंस की अनदेखी)

एक सही कदम इनपुट की प्रतिक्रिया होगी:

$V_{overshoot} = 3.3 V \cdot e^{-\dfrac{\pi}{\sqrt{ (4 \cdot Q^2) - 1}} } = 2.23 V$

तो सबसे खराब स्थिति ओवरशूट चोटी 3.3V + 2.23V = ~ 5.5V होगी

2 ns की वृद्धि के समय के लिए, हमें LC गुंजयमान आवृत्ति और इसके ऊपर की वर्णक्रमीय ऊर्जा की गणना करने की आवश्यकता है:

रिंगिंग फ्रीक्वेंसी = 1 / (2PI * sqrt (LC)) = 1 / (2PI * sqrt (62.36nH * 9.511pF)) = 206MHz

रिंगिंग फ़्रीक्वेंसी = = 206MHz$\dfrac{1}{2 \pi \cdot \sqrt{LC}} = \dfrac{1}{2 \pi \cdot \sqrt{62.36nH \cdot 9.511pF}}$

2 एनएस के एक जीवनकाल में (अंगूठे के नियम) "घुटने" की आवृत्ति के नीचे महत्वपूर्ण ऊर्जा होती है, जो है:

0.5 / Tr = 0.5 / 2 ns = 250 MHz, जो कि ऊपर की रिंगिंग आवृत्ति के ऊपर है।

वास्तव में रिंगिंग आवृत्ति के घुटने की आवृत्ति के साथ, ओवरशूट सही कदम इनपुट के आधे के आसपास होगा, इसलिए ~ 1.2 बार घुटने की आवृत्ति हम लगभग सही चरण प्रतिक्रिया के 0.7 पर देख रहे हैं:

तो 0.7 * 2.23 V = ~ 1.6 V

2 ns रिसाइम = 3.3 V + 1.6 V = 4.9 V के साथ अनुमानित ओवरशूट चोटी

इसका समाधान Q से 0.5 को कम करना है, जो एक = 162 (प्रतिरोध (160 do करेंगे) से मेल खाती है । ऊपर से 100 the चालक प्रतिरोध के साथ, इसका मतलब 60 Ω श्रृंखला अवरोधक होगा (इसलिए "50 hurt श्रृंखला रोकनेवाला जोड़ने से ऊपर चोट नहीं होगी")$\dfrac{\sqrt{\dfrac{L}{C}}}{0.5}$

सिमुलेशन:

सही कदम सिमुलेशन:

2 एनएस रिस्कटाइम सिमुलेशन:

समाधान (100 r Rdrv + 60 or श्रृंखला रोकनेवाला = 160 1 कुल R1 जोड़ा गया):

हम देख सकते हैं 160 or रोकनेवाला 0 वी ओवरशूट को गंभीर रूप से नम प्रतिक्रिया की उम्मीद करता है।

उपरोक्त गणना अंगूठे के नियमों पर आधारित है और पूरी तरह से सटीक नहीं है, लेकिन ज्यादातर मामलों में पर्याप्त रूप से बंद होना चाहिए। जॉनसन और ग्राहम की उत्कृष्ट पुस्तक "हाई स्पीड डिजिटल डिज़ाइन" इन प्रकार की गणनाओं के लिए एक उत्कृष्ट संदर्भ है और बहुत कुछ है (ऊपर दिए गए समान के लिए NEWCO उदाहरण अध्याय पढ़ें, लेकिन बेहतर - उपरोक्त में से बहुत कुछ इस से ज्ञान पर आधारित था। पुस्तक)

Comments

@OliGlaser, आम तौर पर, वास्तविक दुनिया में, क्या हम एक माइक्रोस्ट्रिप (एक ढेलेदार प्रणाली के लिए) के एल और सी को मापते हैं या क्या हम इसकी गणना 0.5 के क्यू के लिए एक रोकनेवाला के लिए एक शिक्षित अनुमान प्राप्त करने के लिए करते हैं और फिर उस मूल्य को समान रूप से समायोजित करते हैं। ?

— साद

मैं कहूंगा कि यह आपके प्रोजेक्ट और टूल्स पर निर्भर करता है। यदि आप उच्च अंत पीसीबी उपकरणों का उपयोग कर रहे हैं, तो यह सामान और अधिक आपके लिए अपने आप हो जाएगा यदि आप सही बाधाओं को निर्दिष्ट करते हैं। यदि महंगे साधनों का उपयोग नहीं कर रहे हैं तो निश्चित रूप से कम से कम आरंभिक अनुमानों को तौलने के लिए भुगतान करता है कि क्या आप समस्याओं में भाग सकते हैं - इसमें लंबा समय नहीं लगता है और संभवतः बाद में बहुत सारे मुद्दों से बच सकते हैं। यदि सुनिश्चित नहीं है, तो आप हमेशा जरूरत पड़ने पर समाप्त करने के लिए एक समाप्ति रोकनेवाला के लिए ऐड पैड जैसे सामान कर सकते हैं (विभिन्न मूल्यों की कोशिश की जा सकती है - आनुभविक रूप से ठीक है अगर यह काम करता है)

— ओली ग्लेसर

यह भी ध्यान दें कि आपको 0.5 पर स्पॉट होने की आवश्यकता नहीं है, नीचे यह भी ठीक है (यह ऊपर जहां रिंगिंग शुरू होता है - कम आंका गया) 0.5 कोई ओवरशूट के साथ सबसे तेज वृद्धि समय के लिए इष्टतम मूल्य (गंभीर रूप से कम) है। जैसे-जैसे आप R (ओवरडम्पेड) बढ़ाते जाते हैं, राईजटाइम धीमा होता जाएगा, और अंततः एक मुद्दा बन जाएगा, लेकिन आपके पास आमतौर पर कुछ मार्जिन होगा।

— ओली ग्लेसर

Answer 2

Altera ने इस दस्तावेज़ में कुछ प्रकार के SDRAM के साथ उनके उपयोग की सिफारिश की है , लेकिन कहते हैं कि अगर उन्हें पेश किया जाता है तो FPGA और SDRAM के लिए आंतरिक समाप्ति का उपयोग करके उन्हें टाला जा सकता है। एसडीआरएएम के पास मेरे पास मौजूद एफपीजीए बोर्डों में से किसी के भी कनेक्शन पर कोई बाहरी समाप्ति नहीं है और उपकरणों में आंतरिक समाप्ति नहीं है। ऐसा लगता है कि उनका उपयोग किया जाना चाहिए, आदर्श रूप से, लेकिन व्यवहार में उन्हें अक्सर छोड़ दिया जाता है। आपको इससे दूर हो जाना चाहिए।

Comments

मैं या तो: नहीं है, लेकिन मेरे विकास बोर्ड के निर्माता उन्हें इस्तेमाल किया, इसलिए मैंने सोचा कि मैं भी चाहिए

— özg

@ user9663 यदि आप किसी भी प्रकार के उत्सर्जन परीक्षण के लिए जा रहे हैं, तो मुझे लगता है कि समाप्ति रोकने वाले रिंगिंग को रोकने के लिए एक अच्छा विचार हैं। हालांकि ईमानदार होने के लिए, मुझे एसडीआरएएम के साथ बहुत कम अनुभव है।

— justing