आप अपनी घड़ी की गति को दोगुना करने के बजाय डीडीआर रैम का उपयोग और घड़ी के हर बढ़ते और गिरने वाले किनारे पर पढ़ना / लिखना क्यों चाहेंगे?
क्या प्रत्येक के लिए पेशेवरों और विपक्ष हैं?
जवाबों:
एसडीआर के साथ, प्रति बिट दो घड़ी किनारे होते हैं, लेकिन डेटा लाइन पर केवल एक किनारे पर।
उच्च आवृत्ति संचार के साथ, एनालॉग बैंडविड्थ की सीमा होती है कि आप किसी भी तार पर किनारों को एक साथ कैसे बंद कर सकते हैं। यदि आपका घड़ी सिग्नल उस सीमा से टकराता है, तो आप डेटा तारों के बैंडविड्थ के आधे हिस्से को बर्बाद कर रहे हैं।
इसलिए, डीडीआर का आविष्कार किया गया था ताकि सभी तारों ने एक ही बिट दर पर अपनी बैंडविड्थ सीमा को मारा।
असली समस्या बैंडविड्थ है। उच्चतम आवृत्ति जो एक डेटा लाइन उत्पन्न कर सकती है (अच्छी तरह से, स्लीव की गिनती नहीं) यह 101010 डेटा पैटर्न भेजते समय होता है, जो डेटा दर के आधे पर होता है। एकल डेटा दर (एसडीआर) ट्रांसमिशन के साथ, घड़ी प्रत्येक डेटा बिट के लिए एक पूर्ण चक्र का उत्पादन करती है, इसलिए सबसे खराब स्थिति में डेटा लाइन पर जो आप देख सकते हैं, उसकी दोहरी आवृत्ति पर चल रहा है। डबल डेटा दर घड़ी को डेटा दर के एक किनारे के साथ आधे डेटा दर पर चलाता है, इसलिए सबसे खराब स्थिति डेटा पैटर्न घड़ी के समान आवृत्ति पैदा करता है।
आम तौर पर एक इंटरफेस की गति चिप पैकेज, पिन, बोर्ड, कनेक्टर आदि के माध्यम से उपलब्ध बैंडविड्थ द्वारा सीमित होगी। यदि घड़ी को डेटा के रूप में बैंडविड्थ की आवश्यकता होती है, तो घड़ी सिग्नल की उच्च आवृत्ति समग्र बैंडविड्थ को सीमित कर देगी। लिंक का। DDR के साथ, आवश्यक बैंडविड्थ घड़ी और डेटा के लिए समान है, लिंक को उपलब्ध बैंडविड्थ का अधिक कुशलता से उपयोग करने में सक्षम बनाता है।
DDR का उपयोग करने का नकारात्मक पक्ष यह है कि इसे डिजाइन करना अधिक कठिन है। फ्लिप क्लॉप प्राप्त करने के लिए उपयोग किए गए डेटा बिट्स को प्राप्त करने के लिए एक घड़ी के किनारे पर संचालित होते हैं, या तो गिरने वाले किनारे के बढ़ते किनारे। डेटा को किनारे पर सेटअप समय से पहले इनपुट के लिए स्थिर रखना पड़ता है और बढ़त के बाद एक होल्ड समय के लिए मज़बूती से लैच किया जाता है। एसडीआर के साथ, घड़ी को समय की आवश्यकताओं को पूरा करने के लिए बस कहीं उलटा किया जा सकता है। हालांकि, डीडीआर के साथ, 90 डिग्री चरण की शिफ्ट की आवश्यकता होती है, जिसे उत्पन्न करना अधिक कठिन होता है, जिसके लिए पीएलएल या विलंब लाइनों की आवश्यकता होती है।
इसलिए, संक्षेप में:
एसडीआर
डीडीआर