दोनों इनपुट पर एक ही सिग्नल के साथ AND गेट का उद्देश्य क्या है?

Question

यदि यह एक बफर है, तो एक पैकेज में उस गेट की बेहतर उपलब्धता से अलग एक और गेट का उपयोग क्यों करें? यह एक एनालॉग डिवाइस SHARC eval बोर्ड पर है।

Answer 1

यह एक बफर है। दो द्वारों का अर्थ है दुगना उत्पादन करंट। लेकिन बफ़र्स के बजाय क्यों और गेट्स का उपयोग करें, आप पूछ सकते हैं? मैं मूल रूप से यह कहने जा रहा था कि उन्होंने सर्किट में कहीं एक या दो और गेट का इस्तेमाल किया है और बोर्ड स्पेस को बचाने के लिए वास्तविक बफर के लिए कॉल करने के बजाय बफ़र्स के रूप में दो और गेट्स का उपयोग करते हुए एक सिंगल क्वाड और गेट चिप को बंद कर दिया है। भागों की गिनती। हालांकि, ऐसा लगता है कि वे एकल गेट किस्म हैं। इसलिए मुझे लगता है कि वे जो भी कारण के लिए हाथ पर बहुत सारे और गेट चिप्स थे - शायद वे सर्किट में कहीं और उपयोग किए जाते हैं, या एक ही उत्पादन लाइन पर निर्मित अन्य डिजाइनों में - और वे एक और लाइन आइटम के लिए भुगतान नहीं करना चाहते थे / पिक एंड प्लेस मशीन पर पार्ट फीडर, इसलिए उन्होंने कुछ और गेट्स और कुछ बफ़र्स के बजाय केवल और गेट्स निर्दिष्ट किए।

बफ़र्स (या इनवर्टर) के बजाय इस तरह से दो और गेट्स (या एक और दो इनपुट लॉजिक गेट) का उपयोग करने के बारे में ध्यान देने वाली एक बात यह है कि इसमें कई इनपुट पिन हैं, इसलिए इनपुट कैपेसिटेंस दोगुना होगा। यह शायद ज्यादातर मामलों में एक मुद्दा नहीं होगा। यदि यह संभवतः एक समस्या हो सकती है, तो दोनों इनपुट सिग्नल को जोड़ने के बजाय एक इनपुट हाई (या कम, गेट पर निर्भर करता है) को टाई करें।

संपादित करें: ऐसा लगता है कि उनमें से एक डीएनपी चिह्नित है, और इसलिए बोर्ड पर एक खाली पदचिह्न हो सकता है। मुझे लगता है कि यह सिर्फ एक गेट में पर्याप्त ड्राइव शक्ति प्रदान नहीं कर सकता था, वे बोर्ड को फिर से स्पिन किए बिना एक दूसरे को जोड़ सकते थे।

Comments

दो फाटकों के बारे में दो बार उत्पादन का मतलब है , यह गलत है। सर्किट में वास्तव में दो और द्वार नहीं हैं। योजनाबद्ध और पीसीबी या तो इस्तेमाल किया जा करने की अनुमति है, लेकिन सिर्फ U9 के फिट है, और U10 के रूप में "DNP" (डू नॉट प्लेस) चिह्नित है। आमतौर पर यह परीक्षण के लिए किया जाएगा, या U9 डिवाइस को पकड़ने में समस्याएं होने की स्थिति में बैकअप डिवाइस उपलब्ध होगा। यदि आप वास्तव में दो उपकरणों के आउटपुट को एक साथ जोड़ते हैं, तो इसका परिणाम यह होगा कि वे एक-दूसरे से लड़ने की कोशिश करेंगे, ऐसा नहीं कि आपको आउटपुट करंट का दोगुना मिलेगा।

— ग्राहम

यह मानते हुए कि वे एक ही दिशा में खींचते हैं, तो वे एक दूसरे से नहीं लड़ेंगे। वे दोनों CMOS हैं, आउटपुट ट्रांजिस्टर अनिवार्य रूप से केवल समानांतर में होंगे। DNP एनोटेशन के बारे में अच्छी बात, यद्यपि। मुझे लगता है कि वे दो पैरों के निशान वहाँ पर सिर्फ मामले में वे एक से अधिक ड्राइव शक्ति की जरूरत है प्रदान कर सकता है।

— alex.forencich

सीएमओएस होने के नाते उन पर उचित बिंदु - आप अधिक वर्तमान प्राप्त करने के लिए FET / MOSFETS को समानांतर कर सकते हैं, ताकि काम हो सके। TTL निश्चित रूप से नहीं होगा, क्योंकि BJT उस तरह से काम नहीं करते हैं। हालांकि मैं अभी भी यह सिफारिश करेंगे नहीं, क्योंकि स्विचन बार बिल्कुल वैसा ही नहीं होगा, और कहा कि हो जाएगा जहां वे दोनों एक ही स्थिति में नहीं हैं संक्षिप्त अवधि के लिए संक्षिप्त लेकिन बहुत बड़ा वर्तमान spikes दे। तुरंत कुछ भी मारने के लिए पर्याप्त नहीं है, लेकिन यह जीवनकाल में मदद नहीं करेगा, और उन मौजूदा स्पाइक्स ईएमसी के साथ वास्तविक समस्याएं पैदा करेंगे।

— ग्राहम

@ ग्राहम: सिग्नल स्रोत से बंधे "और" गेट के दोनों इनपुट होने से उस स्रोत पर लोडिंग लगभग दोगुनी हो जाएगी जिसमें एक इनपुट उस स्रोत से जुड़ा होगा और दूसरा उच्च स्तर पर होगा।

— सुपरैट

@supercat यह सच है, लेकिन वास्तव में प्रासंगिक नहीं है कि मैं दो अलग "और" फाटकों के दोनों आउटपुट के बारे में क्या कह रहा था । फिर भी, यह सर्किट में एक और संभावित सुधार है।

— ग्राहम

Answer 2

डिजाइनरों ने शायद उपलब्धता या कुछ अन्य ऐसी सुविधा के कारण AND गेट्स को चुना है। हो सकता है कि उनके पास उस बोर्ड के लिए सामग्री के बिल पर पहले से ही गेट्स हों।

केबल को चलाने के लिए फाटकों को एक बफर के रूप में उपयोग किया जाता है। दो फाटक उस हिस्से की तुलना में अधिक वर्तमान उत्पादन कर सकते हैं जो शुरू में संकेत उत्पन्न करता है।

ऐसे IC हैं जो बिना तर्क के कार्य करते हैं ( उदाहरण के लिए SN74LVC2G34 )।

Comments

" उपलब्धता या ऐसी किसी अन्य सुविधा के कारण " ... वे कहते हैं कि "डिजाइन फॉर मैन्युफैक्चरिंग" (DFM), लेकिन कौन जानता था कि वास्तव में किसी ने ऐसा किया है? संभवतः एक नई-हायर की 6-सिग्मा परियोजना उस (अंतिम) बोर्ड के डिजाइन के साथ आई ... मुझे यह पसंद है, ज्यादातर :)

— कैपजे जे जे

Answer 3

SPDIF को 75 ओम स्रोत से 75 ओम लोड में 1Vp-p ड्राइव करने के लिए डिज़ाइन किया गया है।

ड्राइवर से अपेक्षित करंट काम करने के बाद, संभवतः डिजाइनरों ने तय किया कि यह सबसे सस्ता तरीका था (या पीसीबी स्पेस के संदर्भ में सबसे छोटा, या अन्यथा उनके डिजाइन में इष्टतम) इसे आपूर्ति करने का तरीका।