कैपेसिटर के साथ DRAM अस्थिर कैसे होता है?

मेरी समझ में कुछ चीजें हैं:

DRAM एक छोटे संधारित्र के लिए कुछ संभावित अंतर के साथ डेटा के प्रत्येक बिट को संग्रहीत करता है।
जब तक संधारित्र कम वोल्टेज अंत से जुड़ा नहीं होता है, तब तक संभावित अंतर समान रहना चाहिए।

हमें DRAM में संधारित्र में संग्रहीत संभावित अंतर को ताज़ा करने की आवश्यकता क्यों है?

या

क्यों और कैसे संधारित्र DRAM में चार्ज खो देता है? (क्या कैपेसिटर कम वोल्टेज के सिरों से जुड़े होते हैं?)

क्या कैपेसिटर को संभावित अंतर से संबंधित नहीं होना चाहिए और DRAM को इस वजह से गैर-वाष्पशील मेमोरी की तरह काम करना चाहिए?

अपडेट करें:

इसके अलावा, अगर आप टिप्पणियों में हैरी स्वेन्सन द्वारा उठाए गए बिंदु का जवाब दे सकते हैं:

DRAM में कैपेसिटर को अपडेट करने की आवश्यकता क्यों होती है, फिर भी एनालॉग FPGAs के फाटकों में कैपेसिटर किसी भी तरह अपने चार्ज को बनाए रखते हैं?

— GypsyCosmonaut
स्रोत

यह सवाल बहुत बेहतर होगा अगर यह पूछा जाए कि DRAM में कैपेसिटर को अपडेट करने की आवश्यकता क्यों है, फिर भी एनालॉग FPGA के गेटों में कैपेसिटर किसी भी तरह अपने चार्ज को बरकरार रखता है।

— हैरी स्वेन्सन

@HarrySvensson फ्लैश मेमोरी के समान हैं?

— peufeu

@peufeu अगर मुझे सही ढंग से याद है, तो NANDs के संधारित्र (गेट) वास्तव में उच्च या बहुत कम (V) में खींचे जाते हैं ताकि वास्तव में मजबूत 1 या वास्तव में मजबूत हो सके। 0. और हर बार जब आप नष्ट होने वाले गेट में चार्ज बदलते हैं। गेट थोड़ा। एनालॉग FPGAs में आप गेट पर एक विशिष्ट वोल्टेज सेट करते हैं जो इसे एक अवरोधक की तरह व्यवहार करता है, एक इनवर्टर एम्पलीफायर (op-amp) की कल्पना करें, लेकिन प्रतिरोधों के बजाय, आप गेट पर एक विशिष्ट चार्ज के साथ दो ट्रांजिस्टर का उपयोग करते हैं। - मुझे लगता है कि यह कैसे है। मैं हालांकि कोई विशेषज्ञ नहीं हूँ ।

— हैरी स्वेन्सन

DRAM को समय-समय पर रीफ्रेश किया जाना चाहिए क्योंकि कैपेसिटर का रिसाव

— लांग फाम

जब तक मैं इस सवाल का गलत इस्तेमाल नहीं कर रहा हूँ, तब तक शब्द अस्थिर और गैर-वाष्पशील का उपयोग कर रहा है ...?

— R .. गिटहब स्टॉप हेल्पिंग ICE

दोनों ही मामलों में (EEPROM / फ्लैश और DRAM) एक छोटे (फीमटोफर्ड) कैपेसिटर का उपयोग किया जाता है। अंतर वह है जिस तरह से संधारित्र जुड़ा हुआ है।

DRAM के मामले में यह MOSFET के स्रोत या ड्रेन से जुड़ा होता है। ट्रांजिस्टर चैनल के माध्यम से रिसाव का एक छोटा सा हिस्सा है और चार्ज अपेक्षाकृत कम समय (कमरे के तापमान पर सेकंड या मिनट) में लीक हो जाएगा। आमतौर पर कोशिकाओं को प्रत्येक 64ms को ताज़ा करने के लिए निर्दिष्ट किया जाता है, इसलिए उच्च तापमान पर भी डेटा मज़बूती से आयोजित किया जाता है। डेटा पढ़ना आमतौर पर विनाशकारी होता है इसलिए इसे हर पढ़ने के बाद फिर से लिखना पड़ता है।

कॉन्फ़िगरेशन डेटा संग्रहीत करने के लिए उपयोग किए जाने वाले फ्लैश या EEPROM सेल के मामले में, संधारित्र एक MOSFET के गेट से जुड़ा होता है। गेट / कैपेसिटर का इन्सुलेशन एकदम सही है और उच्च तापमान पर भी कई वर्षों तक छोटे चार्ज का आयोजन किया जा सकता है। नुकसान यह है कि "फ्लोटिंग गेट" पर चार्ज को बदलने के लिए क्वांटम टनलिंग जैसी कुछ विधि का उपयोग किया जाना चाहिए, और यह एक बहुत धीमी प्रक्रिया है, काम स्मृति के लिए व्यावहारिक होने के लिए बहुत धीमी है। पढ़ना तेज और गैर-विनाशकारी है, कम से कम अल्पावधि में। टनलिंग का उपयोग गेट इंसुलेटर को अपेक्षाकृत उच्च वोल्टेज प्रवणता को उजागर करता है और विफलता मोड को उजागर करता है जिसमें सेल प्रभावी रूप से कई लिखने के बाद (आमतौर पर 10 ^ 3 से 10 ^ 6 या अधिक) निर्दिष्ट करता है।

— स्पेरो पेफेनी
स्रोत

यह मेरे अर्ध-ऑफॉप्टिक प्रश्न का भी उत्तर देता है। बहुत बढ़िया जवाब!

— हैरी स्वेन्सन