अनुरोध की समीक्षा करें: DIY DC से 50 मेगाहर्ट्ज अंतर आस्टसीलस्कप जांच

Question

उचित अंतर जांच की लागत को देखते हुए, मैंने अपना खुद का बनाने का फैसला किया है। आवश्यकताएं हैं:

• डीसी 50 मेगाहर्ट्ज 3 डीबी बैंडविड्थ के लिए
• कुछ चुनिंदा इनपुट वोल्टेज पर्वतमाला, 3 वी पीके-पीके से 300 वी पीके-पीके तक
• 1/500 आम मोड अस्वीकृति अनुपात से बेहतर है
• एक "अच्छा पर्याप्त" शोर आंकड़ा
• मेरे स्थानीय इलेक्ट्रॉनिक्स स्टोर से भागों के सीमित चयन के साथ साकार
• हाथ से सज्जित घटकों के साथ एक घर-etched 2 पक्षीय पीसीबी के लिए संभव लेआउट।

मेरे पास उच्च गति एनालॉग सर्किट डिजाइन करने का बहुत कम अनुभव है, इसलिए मुझे वैचारिक डिजाइन पर आलोचना सहित प्रतिक्रिया प्राप्त करना अच्छा लगेगा। कार्यान्वयन के विशिष्ट पहलुओं के बारे में भी मेरे कुछ प्रश्न हैं:

• क्या मैं प्रतिबाधा के दोनों सिरों के मिलान के बिना दूर हो सकता हूं , यह देखते हुए कि कैसे किया गया संकेत मुश्किल से 50 मेगाहर्ट्ज तक पहुंच जाएगा और केबल 1 मीटर लंबी है? मैं केवल ५० ओम में स्कोप एंड (सीधे जांच एंड पर कोक्स ड्राइविंग) को समाप्त करना चाहता हूं, जांच छोर पर ५० ओम के एक रोकनेवाला के रूप में 2 द्वारा गुंजाइश द्वारा देखे गए वोल्टेज को विभाजित करेगा।

• BJT वर्तमान स्रोत तेजी से पर्याप्त हैं जो लगातार 5 mA को उच्च आयाम (JFET गेट पर 3 V pk-pk) 50 मेगाहर्ट्ज सिग्नल को सिंक करने के लिए पर्याप्त है ?

• क्या प्रत्येक JFET के स्रोत और संबंधित BJT के कलेक्टर के बीच एक प्रारंभ करनेवाला का जोड़ उच्च आवृत्तियों पर निरंतर JFET नाली प्रवाह को सुनिश्चित करने का एक उचित तरीका है , या ऐसा सर्किट अनिवार्य रूप से दोलन करता है?

• मेरा पीसीबी लेआउट कितना समझदार है , क्या इसमें कोई कमी है? आपके द्वारा अलग तरीके से क्या किया जाएगा?

---

विभिन्न वोल्टेज श्रेणियों का समर्थन करने के लिए, मेरी प्रारंभिक डिजाइन बाहरी निष्क्रिय क्षीणन पर निर्भर करती है जो 3 पिन हेडर कनेक्टर (जे 1) में प्लग होती है। पूरे आवृत्ति रेंज में इनवर्टिंग और गैर-इनवर्टिंग इनपुट के मिलान के लिए एटेन्यूएटर्स में ट्रिमर रेसिस्टर्स और कैपेसिटर होंगे। नीचे चित्रित 1 1:10 एटेन्यूएटर (लगभग +/- 30 वी श्रेणी) है।

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

---

एम्पलीफायर चरण के लिए एक उच्च प्रतिबाधा प्रदान करने के लिए जेएफईटी स्रोत अनुयायियों के साथ एम्पलीफायर फ्रंट-एंड का एहसास होता है। उपलब्ध टोप amp के अपेक्षाकृत उच्च इनपुट पूर्वाग्रह वर्तमान (सबसे खराब स्थिति 2μA) को रोकने के लिए इस टोपोलॉजी का चयन किया गया था। द्विध्रुवी ट्रांजिस्टर वर्तमान स्रोत पूरे इनपुट वोल्टेज रेंज पर JFETs के लिए एक अपेक्षाकृत स्थिर नाली वर्तमान सुनिश्चित करते हैं।

ऑप-एम्पेड डिफरेंशियल एम्पलीफायर RG-174 50 ओम कोक्स के 1 मीटर ड्राइविंग के लिए भी जिम्मेदार है। जबकि op amp को सीधे ड्राइव करने में सक्षम होने के रूप में विज्ञापित किया जाता है, समाप्ति प्रतिरोधों के लिए पैरों के निशान हैं।

पावर को 9 वी बैटरी द्वारा वितरित किया जाता है, साथ ही ऑप के अन्य आधे भाग में वर्चुअल ग्राउंड सोर्स के रूप में अभिनय किया जाता है। एक लाल एलईडी यह दर्शाता है कि जांच चालू है, और वर्तमान स्रोतों के लिए ~ 1.8 V पूर्वाग्रह वोल्टेज प्रदान करने का दोहरा कार्य करता है।

अवयव:

• कम रिसाव (<5nA), 2pF इनपुट सुरक्षा डायोड: BAV199
• JFETs: SST310
• BJTs: BC847b
• 70MHz GBW, 1kV / μs दोहरे ऑप amp: LT1364
• अलग amp अनुभाग के लिए 4x सटीक प्रतिरोध (0.1%, 2.2k precision)।

---

Comments

क्या आप AD8001 प्राप्त कर सकते हैं? 1.5pF इनपुट कैपेसिटी 800 MHz GBW, PSRR> 50dB, फिर R सीढ़ी नेटवर्क डिवाइडर

— टोनी स्टीवर्ट Sunnyskyguy EE75

काश, LT1364 सबसे तेज है जो मैं स्थानीय रूप से प्राप्त कर सकता हूं (9 € के लिए एक टुकड़ा कम नहीं)। शायद मुझे ऑनलाइन घटकों को जमा करना और खरीदना चाहिए, लेकिन फिर मुझे इंतजार करना होगा और डाक शुल्क का भुगतान करना होगा।

— JMS

@ जहाँ आप वहाँ हैं तेज और / या सस्ते ऑनलाइन वितरण सेवाओं पर निर्भर करता है। यूके में मैं अगले दिन मुफ्त में आरएस का उपयोग करता हूं।

— जोर

Answer 1

वास्तव में निर्माण के बाद

मैं अंत में अपने खुद के सवाल का जवाब दे सकता हूं। मैंने 1:10 अटेन्यूएटर के साथ प्रश्न में चित्रित सर्किट बनाया है।

---

• मैं प्रतिबाधा के दोनों सिरों के मिलान के बिना दूर हो सकता है ...

  हां, लेकिन संकेत अखंडता ऐसा करने से पीड़ित है। ब्लू ट्रेस एक ~ 6 ns वृद्धि और गिर समय वर्ग तरंग (एक 74HC14 आधारित विश्राम थरथरानवाला द्वारा उत्पन्न ) एक मानक 1:10 निष्क्रिय जांच के साथ मापा जाता है। पहले चार स्क्रीनशॉट में पीले रंग का निशान DIY अंतर जांच का उत्पादन है, जो कि आरेख में 10 से गुणा किया गया है, जैसा कि आरेख में जुड़ा हुआ है। अंतिम स्क्रीनशॉट SMA कनेक्टर है जिसे सीधे दूसरे 1:10 निष्क्रिय जांच द्वारा जांचा जा रहा है। गुंजाइश 50MHz रिगोल DS1052E है, जिसमें 1Mp 15pF इनपुट है।

  

  जैसा कि देखा जा सकता है, दोनों सिरों को ओवरशूट के बिना एक साफ संकेत में समाप्त किया जा सकता है, लेकिन केवल लगभग 13 मेगाहर्ट्ज बैंडविड्थ के साथ। सबसे तेजी से वृद्धि का समय अफीम लोड करने से बचने के द्वारा प्राप्त किया जाता है, यह दर्शाता है कि कम लोड प्रतिबाधा ओपैंप को बहुत गंभीर रूप से धीमा कर देती है।

• BJT वर्तमान स्रोत तेजी से लगातार 5 mA सिंक करने के लिए पर्याप्त हैं ...

  हाँ। जेएफईटी बफ़र्स और उनके पूर्वाग्रह वर्तमान स्रोत आवृत्ति प्रतिक्रिया के लिए निर्दोष प्रदर्शन करते हैं। बैंडविड्थ को ऑपैंप पसंद द्वारा टोंटी गया है।

• प्रत्येक JFET के स्रोत और संबंधित BJT के कलेक्टर के बीच एक प्रारंभ करनेवाला का जोड़ एक निरंतर JFET नाली वर्तमान सुनिश्चित करने का एक उचित तरीका है ...

  यह आवश्यक नहीं था, इसलिए मैंने कोशिश नहीं की। कोई जानकारी नहीं।

• कितना पवित्र मेरा पीसीबी लेआउट है ...

  मुझे स्वयं लेआउट से संबंधित कोई समस्या नहीं थी, लेकिन मुझे बिल्कुल बोर्ड को डिजाइन करना चाहिए ताकि मन में एक परिरक्षित मामला बढ़ सके। हीट सिकुड़ बिल्कुल नहीं होगा, बहुत उच्च प्रतिबाधा सर्किटरी सभी प्रकार के हस्तक्षेप के लिए अतिसंवेदनशील है। यहां तक ​​कि मेरे हाथ को टेबल के नीचे ले जाने से जांच कैपेसिटिव कपलिंग द्वारा माप को प्रभावित करती है।

मेरे डिजाइन के साथ एक अप्रत्याशित कमी आउटपुट ऑफसेट वोल्टेज के लिए सही करने में असमर्थता है। पता चला, जेएफईटी अद्वितीय स्नोफ्लेक हैं: थ्रेसहोल्ड वोल्टेज एक ही बैच से ट्रांजिस्टर में भी कई सैकड़ों मिलीवोल्ट तक भिन्न हो सकते हैं। जब मैंने पहली बार जांच का निर्माण किया, तो यह एक साथ शॉर्ट किए गए प्रोब के साथ +600 एमवी का उत्पादन करता है। मैंने JFETs को अनसोल्ड कर दिया, उन सभी का परीक्षण किया जो मेरे पुर्जे बॉक्स में थे और दोनों को मिलाया जो बोर्ड में एक दूसरे से सबसे अच्छे से मेल खाते थे। अब ऑफसेट एक छोटा है, लेकिन अभी भी महत्वपूर्ण + 30mV है। भविष्य के संशोधनों में एक ट्रिमर वोल्टेज के साथ इस ऑफसेट वोल्टेज की क्षतिपूर्ति के लिए एक तंत्र होना चाहिए।

एक अन्य समस्या इनपुट वोल्टेज रेंज है। नकारात्मक वोल्टेज को -30 V और नीचे रैखिक रूप से नियंत्रित किया जाता है, लेकिन +6 V से ऊपर के सकारात्मक वोल्टेज (+0.6 V तक सीमित) धीरे-धीरे अधिक से अधिक विकृति उत्पन्न करते हैं। यह JFET स्रोत अनुयायियों द्वारा संतृप्त होने के कारण होता है, क्योंकि वे सकारात्मक आपूर्ति रेल से टकराते हैं, -2.1 V के गेट-ड्रेन थ्रेशोल्ड वोल्टेज से बढ़ जाते हैं, जिसका अर्थ है कि 0 V इनपुट पहले से ही +2.1 V आउटपुट का कारण बनता है।
उचित निर्धारण जमीन के बजाय -2.1 वी के लिए attenuators पूर्वाग्रह है।

Comments

तो निष्कर्ष में, अत्यधिक ऑफसेट और बड़े स्विंग वर्तमान सीमित बैंडविड्थ जब कम प्रतिबाधा या बिना अत्यधिक ओवरशूट ... एक बेहतर डिजाइन पर विचार करें। इस चिप पर आपके पास पर्याप्त आपूर्ति वोल्टेज नहीं है 1kV / हमें प्राप्त करने के लिए ताकि आपके पास केवल 385V / us हो और इस तरह बैंडविड्थ बड़े स्विंग के लिए सीमित हो

— टोनी स्टीवर्ट Sunnyskyguy EE75

डेटशीट कहती है = + / - 5V फुल पावर BW = 3V पीक, (नोट 6) V 5V केवल 23.9 मेगाहर्ट्ज, ताकि एक नो गो हो। साथ ही JFETs

— टोनी स्टीवर्ट Sunnyskyguy EE75

@TonyStewart "क्या आप के रूप में अच्छी तरह से JFETs" के साथ क्या मतलब है? JFET बफर चरण में मेरे दायरे को मापने की तुलना में एक उच्च बैंडविड्थ है, मुझे इसके साथ कोई समस्या नहीं दिखती है। जब यह LT1364 की बात आती है, तो मुझे पता था कि यह काफी तेज़ नहीं होगा, लेकिन यह सबसे अच्छा उपलब्ध था । इसके अलावा, यह एक अच्छा सीखने का अनुभव रहा है।

— JMS

मैंने अपने समाधान का स्टॉक दिखाया जो मुझे विश्वास है कि आपके स्थान पर है। और JFET ऑफसेट एक ज्ञात मुद्दा है। लेकिन सीखना अच्छा है। मुझे याद है कि दशकों पहले एक डॉपलर एप्लिकेशन के लिए 1 एन्स टाइम क्लॉक के साथ संघर्ष करते हुए जब मुझे सीएमएल लॉजिक के बारे में पता होना चाहिए था और इसे आसानी से हल कर दिया था।

— टोनी स्टीवर्ट Sunnyskyguy EE75

Answer 2

आपने यहां बहुत अच्छे काम किए हैं।

लेकिन आपके द्वारा चुने गए हिस्से संभवतः आपकी कल्पना को पूरा नहीं कर सकते।

क्या आपके पास कोई डिज़ाइन चश्मा है?
स्टेप% ओवरशूट (50R के साथ समाप्त होने वाली केबल पर), 0 ~ 50MHz, DC ऑफ़सेट, Pwr, ऑन / ऑफ स्विच में त्रुटि है? ESD सुरक्षा स्तर? भंडारण के लिए शॉर्टिंग पिन?

क्या आपको लगता है कि प्रत्यक्ष कनेक्शन के साथ ESD से FETs की रक्षा करने के लिए BAS डायोड काफी तेज होगा? मुझे याद है कि 80 के दशक में बहुत से युवा ईई ने टीईटी एफईटी पर फ्रंट एंड एफईटी को उड़ा दिया है, डिफ प्रोब्स जो 25 वी के साथ उड़ा। मैं इनपुट के लिए करंट को सीमित करने के लिए श्रृंखला R को जोड़ूंगा और BAV99 को TI के ESD डायोड से बदलूंगा। 0.5pF TPD1E04U04। डायोड को उनकी सुरक्षा के लिए FET की तुलना में तेजी से आचरण करना चाहिए और picoseconds के लिए ESD 10 amps हो सकता है।

---

मैंने AD8001 के लेआउट के लिए मूल्यांकन किट पर विचार किया हो सकता है ।

16 आरएस इलेक्ट्रॉनिक्स से मुफ्त अगले कार्य दिवस डिलीवरी £ 8.04 के लिए स्टॉक में

चश्मा: 1.5pF इनपुट कैपेसिटी 800 MHz GBW, PSRR> 50dB

जहाज पर लाभ के साथ X1 x10 लाभ चुनें।
प्रीफ पूर्ण बैंडविड्थ 800MHz से 80MHz के लिए 50 ओम केबल और 50 ओम टर्मिनेटर का उपयोग करें ।

जांच पिंस के लिए टेक्ट्रोनिक्स डिफ बुत प्रोब मैकेनिकल डिजाइन का उपयोग करें। हालांकि नए Tek मॉडल $ 6k से शुरू होते हैं लेकिन वे X GHz रेंज तक काम करते हैं। लेकिन हाथ में और डिस्पोजेबल मिलाप के लिए उनकी जांच पर विचार किया जाता है।

चूंकि यह एक वर्तमान प्रतिक्रिया चिप है, इनपुट प्रतिबाधा अपरंपरागत
+ इनपुट 10 MIn
–Input 50 feedback है

Comments

शायद, यह एक साफ टिप है, और यह एक अच्छी टिप्पणी कर सकता है। लेकिन यह इसे एक कटे हुए सवाल के लिए नहीं काटता है। ओपी अपने डिजाइन की समीक्षा करने के लिए कह रहा है । Số 1।

— निक अलेक्सिएव

सॉरी निक, मुझे लगा कि लागत, सादगी और प्रदर्शन के लिए बेहतर समाधान दिखाना बेहतर है।

— टोनी स्टीवर्ट Sunnyskyguy EE75

जैसा कि संदेह था, उनके डिज़ाइन ने इसे नहीं काटा , 9 वी के साथ स्लीव रेट 1kV / us और केवल 0.38kV / us नहीं है, जबकि 9V पर यह चिप 1.2kV / है जो हमें पूरे 5V स्विंग 50MHz BW

— टोनी स्टीवर्ट