कौन से सीएमओएस लॉजिक परिवार सुरक्षित रूप से रैखिक सर्किट बनाने के लिए उपयोग किए जा सकते हैं?

Question

मैंने अभी सीखा है कि डिजिटल CMOS इनवर्टर को एनालॉग कार्यों (सबसे विशेष रूप से दोलक और एम्पलीफायरों) को करने के लिए कॉन्फ़िगर किया जा सकता है। हालांकि, कई उदाहरण पुराने CD4000-श्रृंखला उपकरणों के पक्ष में हैं। इसके अलावा, इस एप्लिकेशन नोट में धारा 3 में उल्लेख किया गया है कि बफर इनवर्टर के उपयोग से स्थिरता की समस्या हो सकती है।

1. रैखिक संचालन करने के लिए कौन से तर्क परिवारों को मज़बूती से कॉन्फ़िगर किया जा सकता है ? किन परिवारों को इससे बचना चाहिए?
2. AHC और LVC के लिए "विशेष" सुरक्षा सर्किटरी जैसे 5V-सहिष्णु I / O अतिरिक्त स्थिरता मुद्दों का कारण बनेंगे या रैखिक संचालन को रोकेंगे?
3. यदि मैं टीटीएल-संगत डिवाइस (एचसीटी, एसीटी, एएचसीटी) का उपयोग करके एक रैखिक सर्किट बनाने की कोशिश करता हूं तो क्या होगा?
4. क्या उनके रैखिक क्षेत्र में डिजिटल आईसी का उपयोग करने के लिए बुरा व्यवहार माना जाता है?

Comments

वाह, क्या अच्छा सवाल है। पुराने स्कूल CMOS उपकरणों ने बेहतर पूर्वाग्रह स्थिरता दी क्योंकि उनके पास अधिक आंतरिक प्रतिरोध था। फिर भी पुराने स्कूल के उपकरणों के अस्थिर होने की संभावना कम थी क्योंकि वे आधुनिक मानकों से बहुत धीमी गति से थे। मैं देख सकता हूं कि वे अप्रभावित हैं। बेहतर होगा। मैं इस सवाल का कुछ जवाब देखने के लिए उत्सुक हूं।

— ऑटिस्टिक

1 तर्क श्रृंखला में इनवर्टर के लिए कार्यात्मक आरेख देखें - जैसे 4000 सीएमओएस। वे प्रभावी रूप से एक एकल MOS ट्रांजिस्टर जोड़ी हैं। बफ़र्ड गेट्स के दो (या अधिक) चरण होते हैं - एक इन्वर्टर और फिर नॉन इनवर्टिंग बफर। बेसिक ट्रांजिस्टर जोड़ी बेहतर वांछित इन्वर्टर से मेल खाती है।

— रसेल मैकमोहन

Answer 1

सभी तर्क वाले परिवार बफर इनवर्टर का उपयोग करना पसंद करते हैं, क्योंकि वे अधिक विश्वसनीय हैं और डिजिटल अनुप्रयोगों में कम शक्ति का उपयोग करते हैं। हालांकि, स्फटिक ऑसिलेटर्स के निर्माण के लिए असंबद्ध इनवर्टर उपयोगी हैं, इसलिए वे कई परिवारों में मौजूद हैं; 74xx1GU04 की खोज करें।

एक 5 वी-सहिष्णु I / O में VCC के लिए कोई ESD सुरक्षा डायोड नहीं है, इसलिए यह कम समाई है, और यह VCC से अधिक होने पर सिग्नल को कम विकृत करता है।

टीटीएल-संगत इनपुट में एक स्विचिंग थ्रेशोल्ड है, इसलिए वे वीसीसी और ग्राउंड के बीच सममित नहीं हैं।

असंबद्ध फाटकों का उपयोग रैखिक सर्किट में किया जाता है; बफ़र्ड गेट्स के काम करने की संभावना नहीं है।

एक और उपयोगी अनुप्रयोग नोट: CD4xxx विशेषताओं को समझना (संयुक्त राष्ट्र) ।

Comments

जो समझते हैं कि सभी तर्क एनालॉग हैं; कोई स्पष्टीकरण आवश्यक नहीं है, जो आसानी से सीख सकते हैं, पहले से ही जानते हैं; बोड प्लॉट्स, प्रत्येक लॉजिक परिवार बनाम Vcc के लिए 1 बनाम 3 चरण का चरण मार्जिन, वॉल्यूम / Iol। अन्यथा कोई सरल व्याख्या संभव नहीं। CD4xxx ने अच्छी तरह से काम किया 3 ~ 18V, अन्य सभी को Iq के लिए Vcc / RdsOn को स्केल करके समान काम करना चाहिए

— टोनी स्टीवर्ट Sunnyskyguy EE75

मैंने डीसी से आरएफ तक उच्च लाभ एम्पलीफायरों के लिए कई बफर गेट्स का उपयोग किया है, लेकिन इसके लिए एनालॉग डिज़ाइन कौशल की आवश्यकता है। (जब एक चुटकी में, एक नियम के रूप में नहीं)

— टोनी स्टीवर्ट Sunnyskyguy EE75

Answer 2

आपको यह याद रखना होगा कि इनवर्टर जैसे लॉजिक गेट वास्तव में सिर्फ सरल एनालॉग सर्किट हैं, तुलनात्मक रूप से, एनालॉग इनपुट सिग्नल के साथ अच्छी तरह से काम करने के लिए अनुरूप होते हैं, जिसमें मूल रूप से दो स्थिर अवस्थाएं होती हैं, उच्च और निम्न।

जैसे, जैसे आप op-amps को तर्क उपकरणों के रूप में उपयोग कर सकते हैं, वैसे ही साधारण तर्क उपकरणों को भी एक एनालॉग भूमिका में उपयोग किया जा सकता है।

इनवर्टर विशेष रूप से इस भूमिका को अच्छी तरह से भर देते हैं, क्योंकि आपके पास वास्तव में एक सरल तुलनित्र / ऑप-एएमपी है जो इनपुट के रूप में नकारात्मक पिन के संपर्क में है और पॉजिटिव पिन मूल रूप से आधे रेल से "जुड़ा हुआ" है। (या टीटीएल आदि के लिए कुछ अन्य बिंदु) क्योंकि वे नकारात्मक पिन को उजागर करते हैं, आप उसी तरह से नकारात्मक प्रतिक्रिया छोरों का उपयोग कर सकते हैं जैसे आप ऑप-एम्प्स के साथ करते हैं। गैर अशुभ तर्क कम उपयोगी है।

वे एक एनालॉग भूमिका में कितनी अच्छी तरह काम करते हैं, निश्चित रूप से विशेष गेट की प्रकृति पर निर्भर है। पुराने डिवाइस बहुत सरल मिलान वाले ट्रांजिस्टर हैं, बफ़र्ड विविधता में अधिक आंतरिक होते हैं जो उन्हें कम रैखिक बनाते हैं।

तर्क उपकरणों में हालांकि ओपन-सर्किट, या इससे भी बदतर, शूट करने की प्रवृत्ति होती है, जब संकेत तर्क स्तर के बीच होता है, इसलिए कम आवृत्ति संकेतों के लिए सरल एम्पलीफायरों के रूप में उनका उपयोग करना एक महान विचार नहीं है।

हालांकि, उन्हें एक देरी सर्किट के हिस्से के रूप में, या एक थरथरानवाला में चालक के रूप में उपयोग करना, वे विशेष रूप से अच्छी तरह से काम करते हैं अगर गेट एक हिज्जे ट्रिगर है जिसके साथ यह हिस्टैरिसीस में बनाया गया है।

Answer 3

मैं कुछ बिंदुओं को जोड़ना चाहता था जो दूसरों द्वारा विस्तृत नहीं थे।

हालांकि यह रैखिक एम्पलीफायरों के रूप में असंबद्ध फाटकों का उपयोग करने के लिए प्रथागत है, कुछ कमियां हैं जिन्हें ध्यान में रखना चाहिए।

शायद सबसे महत्वपूर्ण बात, पैरामीटर खराब निर्दिष्ट हैं। जबकि एम्पलीफायर डेटशीट में एम्पलीफायर के गुणों के बारे में बहुत सारी जानकारी होती है, आप आमतौर पर लॉजिक डिवाइस की डेटशीट में ऐसी बहुत कम जानकारी पाएंगे। इसके अलावा, ऑपरेटिंग परिस्थितियों (ऑपरेटिंग वोल्टेज, तापमान, ...) पर बड़ी सहिष्णुता और परिवर्तनशीलता के लिए बाध्य हैं। इसलिए, आप केवल उन उपकरणों को सर्किट में नियोजित करना चाहते हैं जो इस तरह के बड़े बदलावों को सहन कर सकते हैं।

असंबद्ध इनवर्टर विभिन्न विभिन्न सीएमओएस लॉजिक परिवारों में उपलब्ध हैं, जो कि धीमी अंत में पुरानी 4000 श्रृंखलाओं के साथ शुरू होता है, काफी तेज एलवीसी सीमा तक। उनके गुण स्पष्ट रूप से भिन्न हैं। आप विशेष रूप से बिजली की खपत पर करीब से नज़र रखना चाहते हैं, क्योंकि पावर वोल्टेज अधिकतम तब होता है जब इनपुट वोल्टेज उच्च और निम्न के बीच मध्य-सीमा होती है, जहां दोनों ट्रांजिस्टर एक साथ आचरण करते हैं। यह ऑपरेटिंग वोल्टेज पर बहुत निर्भर होने वाला है। यह बदतर हो जाता है तेज और उच्च आउटपुट ड्राइव लॉजिक परिवार है। यही कारण है कि 4000 श्रृंखला काफी सौम्य है, जबकि एलवीसी प्रकार के तर्क से निपटने के लिए बहुत कठिन है।

तर्क परिवार के आधार पर, एक निर्दिष्ट अधिकतम संकेत वृद्धि / गिरावट का समय भी हो सकता है, जो इंगित करता है कि इनपुट स्तर लंबे समय तक उच्च और निम्न के बीच रहने वाला नहीं है। यदि आप इसका उल्लंघन करते हैं, तो आपको उच्च बिजली की खपत नहीं मिलती है, आप स्थिरता की समस्याओं में भी भाग सकते हैं। ट्रांजिस्टर की काफी छोटी जोड़ी में उत्पन्न गर्मी के कारण यह सर्किट की विश्वसनीयता को भी प्रभावित कर सकता है। TI आवेदन नोट SCBA004 इस बारे में अधिक कहना है।

बॉटमलाइन है: यदि आप गंभीर सीमाओं के बारे में जानते हैं तो आप उन उपकरणों का उपयोग रैखिक अनुप्रयोगों के लिए कर सकते हैं। उनकी कम कीमत आकर्षक हो सकती है, लेकिन सरल सर्किट के साथ आने वाली कमियां पर्याप्त हैं।

Answer 4

उनके 'रैखिक' क्षेत्र में संचालित डिजिटल आईसी इतना रैखिक नहीं हो सकता है। कुछ दशक पहले मैंने रिंग ऑसिलेटर में CD4xxx इन्वर्टर चिप का उपयोग कर एक उत्पाद तैयार किया था। निर्माता ने एक "आधुनिक" डिजिटल भाग (IIRC HCT) को प्रतिस्थापित किया, जिसे 'लीनियर' रेंज (पुल-अप और पुल-डाउन आउटपुट ट्रांजिस्टर एक ही समय में चालू) में संचालित होने पर शूट-थ्रू भुगतना पड़ा। कहने की जरूरत नहीं है, चिप गर्म धूम्रपान ;-)

इसलिए, आपके प्रश्न का उत्तर देने के लिए, डिजिटल आईसी का उपयोग करने के लिए आम तौर पर बहुत ही खराब परिस्थितियों को छोड़कर रैखिक उपकरणों के रूप में यह खराब है!

Answer 5

मेरा गोटो CMOS समाधान

• सभी तर्क I / O में Vdd और Vss के बीच रैखिक क्षेत्र में एनालॉग विशेषताएं हैं।

• किसी भी तर्क परिवार का उपयोग किया जा सकता है, यह समझते हुए कि नकारात्मक प्रतिक्रिया रैखिक एम्पलीफायरों को एकता के लाभ और Vdd और आपूर्तिकर्ताओं के लिए संवेदनशीलता पर अच्छा चरण मार्जिन होना चाहिए।

- जोड़ा गया

• 74HCT या कोई 74xxT VD / 2 के बजाय 1.5V पर टीटीएल इनपुट थ्रेशोल्ड संगत है जो कि वही चीज है जब आप Vdd = 3V पर जाते हैं। नकारात्मक आर प्रतिक्रिया के साथ स्व-पूर्वाग्रह के साथ आउटपुट ड्यूटी चक्र इनपुट पर 1.5Vdc तक पहुंचने की कोशिश कर रहा है, इसलिए सिग्नल स्तर के आधार पर जो जमीन पर ESD क्लैंप डायोड को ट्रिगर कर सकता है

• हर कोई पहली बार सफल नहीं होगा, जैसे कि सर्किट और आपूर्ति के प्रति पूर्ण जागरूकता के बिना लीनियर और आरएफ डिजाइन में, सस्ते और गंदे CMOS बफर बफर इन्वर्टर का अद्भुत लाभ बैंडविड्थ उत्पाद> 150MHz के साथ> 60dB प्रति पैसे के हिसाब से हासिल होता है। इन्वर्टर।

---

इनपुट एसी कपल होने पर सेल्फ-बायसिंग तुच्छ है, लेकिन बफर इनवर्टर का चुनाव तकनीकी चुनौती को बढ़ाता है। दोलन की संवेदनशीलता बढ़ जाती है, जब बंद लूप लाभ ओपन लूप लाभ की तुलना में बहुत कम होता है क्योंकि यह ओप एम्प्स (ओए) की तरह आंतरिक रूप से मुआवजा नहीं दिया जाता है।

• बफर इनवर्टर को OA की तुलना में अधिक लाभकारी वीडियो एम्पलीफायरों की तरह व्यवहार किया जाता है।

1-स्टेज इन्वर्टर या अनफर्ड (UB) के लिए ओपन लूप का लाभ 20dB न्यूनतम और बफ़रेड (B) 3 चरणों के लिए 60dB है। जब Zf / Zs का उपयोग करते हैं, तो नकारात्मक प्रतिक्रिया के लिए एसी को इनपुट और आउटपुट को एक ही सप्लाई CMOS Op Amp में करना चाहिए। Zf को आमतौर पर इनपुट के कम वर्तमान स्वयं डीसी पूर्वाग्रह के लिए उच्च प्रतिरोध के साथ चुना जाता है, लेकिन बहुत अधिक होने पर R2C1 से Vdd / 2 को निपटाने वाले इनपुट वोल्टेज के लिए समय पर धीमी गति से मोड़ होगा।

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

बफ़र किए हुए (B) इनवर्टर का 3 गुना डीबी रेखीय लाभ असंबद्ध (UB) होता है, ताकि वीडियो एम्पलीफायरों में रोचक व्यवहार हो, यदि आपको 20d से 500 ओम प्रति चालक ड्राइवर के साथ Zout के साथ 60dB का लाभ चाहिए। जहां Zout = RdsOn = Vol / Iol @ ~ x mA

अन्य जानकारी

1970 से सीएमओएस लॉजिक के इतिहास को देखते हुए, {4xxx, 'HCxxx &' ALCxx 'जैसे दर्जनों मानक पारिवारिक उपसर्ग हैं। सभी एनालॉग विशेषताओं को सीधे डेटाशीट, जैसे कि RdsOn, Ciss और Coss में निर्दिष्ट नहीं किया जाता है, लेकिन हम इन सीमाओं को वर्तमान नाली और बड़े सिग्नल बैंडविड्थ के रूप में जानते हैं। आप FET के व्यवहार की सराहना कर सकते हैं जैसे RdsOn बनाम Vgs Vss रेंज द्वारा निर्धारित किए जाते हैं और यह कि प्रत्येक पीढ़ी या तो गति बढ़ाती है, गति से बिजली की खपत कम करती है या दोनों। इसके परिणामस्वरूप छोटी लिथोग्राफी, कम वीडीएस पर्वतमाला और निचले आरडीएसओएन चालक मूल्य शामिल थे।

• आप पहले से ही जानते होंगे कि आरडीएसओएन प्रत्येक 54/74 सीएमओएस श्रृंखला परिवार के लिए काफी सुसंगत (50%) है जो वीएसएस पर निर्भर है। चूंकि बढ़ती वीजीएस स्वाभाविक रूप से आरडीएसओएन को कम करती है। कम Vss रेंज, RdsOn से महत्वपूर्ण गति से सीमित होती है और उच्च श्रेणी क्रॉस-कंडक्शन करंट और पावर अपव्यय को जन्म देती है।

मैं उम्मीद करता हूं (लेकिन सत्यापित नहीं किया गया है) प्रत्येक तर्क परिवार को एक रैखिक एम्पलीफायर के रूप में इस्तेमाल किया जा सकता है । प्रत्येक रैखिक amp। रैखिक और स्थिर बनाने के लिए नियमों का पालन करना चाहिए। हालाँकि, लेआउट इंडक्शन और अन्य प्रतिबाधा के आधार पर एकता लाभ चरण के मार्जिन को प्रभावित करते हुए, 1 ऑर्डर पोल के लिए बाहरी मुआवजे के रूप में आवश्यक हो सकता है कि घुटने को कैसे ऑप्स डिजाइन किया जाता है।

सर्वोत्तम परिणामों के लिए, डिजाइनर को सभी आवेगों का एक अच्छा विचार होना चाहिए * सर्किट की आवृत्ति का जेड (एफ), भले ही सभी आपूर्तिकर्ताओं के लिए ~ +/- 50% की व्यापक सहिष्णुता हो। कभी भी यह न समझें कि ये महत्वपूर्ण रूप से बदल सकते हैं, इसलिए आपकी स्वीकृत सूची सूची, AVL में वे ही शामिल होने चाहिए जिन्हें आपने किसी भी डिज़ाइन में प्रत्येक भाग संख्या के लिए सत्यापित किया है। अन्यथा आपको यह पता लगाना चाहिए कि डिजाइन और परीक्षण द्वारा इन समस्याओं से कैसे बचा जाए। लेकिन आम तौर पर मुझे लॉजिक स्पेक्स मिले हैं जो आरडीएसओएन (या ड्राइवर ईएसआर) सीमा को दर्शाते हैं जो सभी विक्रेताओं के लिए संगत हैं।

• इन * में स्रोत के Z (f) और ड्राइवर प्रतिबाधा के Z (f) के एक स्रोत को शामिल किया गया है << Zout, लेआउट और प्रत्येक चिप भर में आपूर्ति के लिए ऑपरेटिंग बैंडविड्थ पर डिकूपिंग कैप्स। और CMOS Zout = RdsOn आउट। अप्रभावित इनवर्टर अधिक स्थिर थे और इसकी सिफारिश की गई थी क्योंकि क्रिस्टल ऑसिलेटर्स (एक्सओ) के लिए एकल चरण लाभ सामान्य रूप से पर्याप्त है जब स्व-डीसी 1 ~ 10M फीडबैक आर के साथ पक्षपाती है।

मुझे लगता है कि आपके पास नियंत्रण सिद्धांत या बोडे भूखंडों के कुछ विचार हैं। चूंकि प्रत्येक सीएमओएस चरण एक इन्वर्टर है, बफ़र किए गए इनवर्टर के पास G (s) के 3 चरण हैं और अधिक चरण शिफ्ट बनाम$f_{BW}$~$0.35t_R$ और इस प्रकार अधिक प्रतिक्रिया एच (एस) के साथ कम स्थिरता।

जो आसानी से सीख सकते हैं, पहले से ही जानते हैं; बोड प्लॉट्स, प्रत्येक लॉजिक परिवार बनाम Vcc के लिए 1 बनाम 3 स्टेज एम्प्स, Vol / Iol का फेज मार्जिन। अन्यथा कोई सरल व्याख्या संभव नहीं। CD4xxx ने अच्छी तरह से काम किया 3 ~ 18V, अन्य सभी को Vcc / RdsOn को स्केल करके समान काम करना चाहिए। कम प्रतिबाधा भार (~ 50) के लिए, ड्राइवर में पीडी को एसी युग्मन द्वारा बहुत कम किया जा सकता है। 74ALxx में लगभग 25 ओम @ 3.3V, 74HCxx में लगभग 50 ओम +/- 50% @ 5V ओवर टेम्प है।

Comments

एनालॉग बुद्धि टिस्क टिस्क के लिए इस तरह की सराहना की कमी

— टोनी स्टीवर्ट Sunnyskyguy EE75

AC कपलिंग के बारे में .. यह थोड़ा ऑफ-टॉपिक है लेकिन फिर भी। मैं चरण डिटेक्टर के रूप में एक XOR गेट के साथ एक क्वाडचर एफएम डिटेक्टर बनाने की कोशिश कर रहा हूं। इनपुट सिग्नल CMOS ऑसिलेटर से 3.3V स्क्वायर वेव है। समस्या यह है कि चरण-स्थानांतरण आरएलसी सर्किट इनपुट संकेत से डीसी स्तर को हटा देता है। तो क्या मैं सिर्फ एक एसी-युग्मित सिग्नल को XOR गेट में प्लग कर सकता हूं या नहीं?

— आर्किमिडीज

सं। डीसी आत्म पूर्वाग्रह नल चरण का पता लगाने या 50% एवीजी की ओर ट्रैक करेगा। या Vdd / 2। उचित तरीका द्विघात एफ / 2 है और एलसीएफ का उपयोग डीसीओ बनाम रिवर्स डीसी डायोड एसी का उपयोग करके एक "DIY" पीएलएल बनाम आईसी डिटेक्टर के लिए गुंजयमान यंत्र में किया जाता है। लेकिन अतिरिक्त पर निर्भर करता है BW एक एफएम सीमक के रूप में अच्छी तरह से करता है। यदि नहीं, तो ICL या ECL सीमक का उपयोग करें।

— टोनी स्टीवर्ट Sunnyskyguy EE75

नकारात्मक दृष्टिकोण वाले -3 लोगों की तरह दिखता है

— टोनी स्टीवर्ट Sunnyskyguy EE75