Op-Amp इनपुट रोकनेवाला?

15

मैं के माध्यम से पढ़ रहा हूँ डेटापत्रक के लिए TL064 , जो पेज 16 पर यह आंकड़ा शामिल हैं:

TL064 डेटशीट चित्रा 19

यह निश्चित रूप से एक इंस्ट्रूमेंटेशन एम्पलीफायर है जो स्पष्ट रूप से उपरोक्त आंकड़े के निचले-दाएं कोने में एक जमीन के बजाय एक इनवर्टर एम्पलीफायर के आउटपुट का उपयोग करता है, लेकिन वास्तव में मुझे क्या नुकसान है 100 kΩ प्रतिरोधों को सीधे चार में से तीन के गैर-इनपुट इनपुट से जुड़ा हुआ है amps। मुझे याद नहीं है कि किताबों या एप्लिकेशन नोट्स में एक इंस्ट्रूमेंटेशन एम्पलीफायर सर्किट है, जो उनके पास है, और सभी इंस्ट्रूमेंटेशन एम्पलीफायरों को मैंने तीन ऑप-एम्प स्कीम का उपयोग करके बनाया है, उनके बिना ठीक काम करता है।

डेटशीट 10 ¹² ies के इनपुट प्रतिरोध को निर्दिष्ट करता है , जो 100 kΩ से 10,000,000 गुना अधिक है, इसलिए यह पहले से ही उच्च-प्रतिबाधा JFET इनपुट्स में कुछ भी नहीं जोड़ता है। मैंने सोचा कि शायद इनपुट बायस धाराओं के साथ कुछ करना है, लेकिन यह सिर्फ मुझे अंधेरे में एक जंगली छुरा बना रहा है।

उत्सुकता से, एक ही डेटाशीट (पृष्ठ 18) में 26 का आंकड़ा नॉनवर्टिंग ऑप-एम्प इनपुट पर 100 k without प्रतिरोधों के बिना एक इंस्ट्रूमेंटेशन एम्पलीफायर के दो-से-amp-amp संस्करण को दर्शाता है !

उपरोक्त सर्किट में noninverting आदानों पर 100 kΩ प्रतिरोधों का उद्देश्य क्या है? क्या मुझे पूरी तरह से कुछ याद आ रहा है?

— सिलिको में
स्रोत

मुझे यह सुनिश्चित करने के लिए लूप-अप करने की आवश्यकता है, लेकिन मुझे लगता है कि ये प्रतिरोध इनपुट बायस्ड करंट को कम करने के लिए हैं। इनपुट प्रतिरोध एक घटक के रूप में "वास्तविक" प्रतिरोध नहीं है, इसलिए यह इनपुट बायस्ड करंट को कम करने का प्रबंधन नहीं करता है। एक सटीक माप सर्किट में, वे वर्तमान संभावित रूप से समस्या का कारण बन सकते हैं जो मुझे लगता है, लेकिन वे अभी भी बहुत छोटे हैं।

— मथिउल

2

TL064 में JFETs इनपुट हैं। सामान्य ऑपरेशन में फाटकों पर जंक्शन हमेशा उल्टे पक्षपाती होते हैं और इस प्रकार बहुत उच्च प्रतिबाधा होती है और प्रतिरोधों का कोई मतलब नहीं होता है। हो सकता है कि प्रतिरोधकर्ता असाधारण मामले में वर्तमान सीमा के लिए हैं कि इनपुट इतने नकारात्मक हो जाते हैं कि जंक्शन आगे पक्षपाती हो जाता है।

— दही

9

IMO वे बिना किसी उद्देश्य के सेवा करते हैं, और उन्हें छोड़ा जा सकता है। यदि वे इनपुट ऑफसेट को कम करने के लिए थे, तो आउटपुट से इनवर्टिंग इनपुट के फीडबैक में भी एक होना चाहिए। दोनों इनपुट को एक ही प्रतिबाधा को देखना चाहिए।
खासतौर पर FET ओपांप्स जैसे बहुत ही उच्च इनपुट प्रतिबाधाओं के कारण उनकी कोई आवश्यकता नहीं लगती है।

— stevenvh
स्रोत

4

मैंने इसे देखा है, आमतौर पर बैंडविड्थ को सीमित करने के लिए (इनपुट कैपेसिटेंस पर भरोसा करके) या इनपुट वर्तमान को सीमित करने के लिए अगर आपूर्ति रेल पार हो जाती है - लेकिन दोनों इस आईएमएचओ के लिए खराब बहाने हैं।

— माइकज-यूके

@ माइक - हाँ, मैंने भी समाई के बारे में सोचा है, लेकिन डेटशीट में इसके लिए मूल्यों का उल्लेख नहीं है। इनपुट्स में क्लैंपिंग डायोड भी नहीं लगता है।

— स्टीवन्वह

3

हम्म, मैं बहुत आश्वस्त नहीं हूं। यदि निर्माता खुद उन्हें वहां ले जाते हैं, तो वे कुछ उद्देश्य पूरा करते हैं। डेटशीट में क्लैंपिंग डायोड है या नहीं, डेटशीट स्पष्ट नहीं है। यह उल्लेख करता है +/- 15 वी इनपुट रेटिंग। संभवतः, रेसिस्टर्स इनपुट करंट को सीमित करने के लिए हैं, जैसा कि @ मिक-यूके कहता है, यदि यह ज्ञात है कि एप्लिकेशन को उन इनपुट वोल्टेज रेटिंग्स से अधिक होना है।

— तेलक्लेवो

@Telaclavo - मुझे नहीं लगता कि स्पष्ट क्लैंपिंग डायोड हैं (इनपुट एफईटी जंक्शन के अलावा!) - और सिने का कोई उल्लेख नहीं है इसलिए मेरी टिप्पणी "खराब बहाने" के बारे में है।

— माइकज-यूके

2

@clabacchio - ओपी ने कहा, इनपुट प्रतिबाधा 10,000,000 गुना अधिक है! तो, भले ही एक रोकनेवाला 50% से दूर हो, इससे कोई फर्क नहीं पड़ेगा।

— स्टीवन्वह

4

यह कभी भी डेटशीट में चर्चा नहीं करता है, लेकिन व्यवहार में, कई वोल्टेज अनुयायी श्रृंखला इनपुट प्रतिरोध के बिना अस्थिर हैं। LME49710 के साथ वोल्टेज अनुयायी को buiulding करने का प्रयास करें। 150 ओम लोड ड्राइव करें। 1 KHz साइन लहर का उपयोग करें। उत्पादन भयानक लग रहा है, है ना? अब इनपुट पर 10 KOhm श्रृंखला प्रतिरोध जोड़ें। समस्या सुलझ गयी।

मैं भी इसके लिए एक स्पष्टीकरण सुनना चाहूंगा।

— ग्रेग चैपमैन
स्रोत

यह मूल प्रश्न पर एक उत्तर की तुलना में अधिक टिप्पणी है।

— डेव ट्वीड

1

मुझे लगता है कि अस्थिरता को फीडिंग ब्लॉक से आने वाले कुछ कमजोर इनपुट शोर के साथ करना पड़ता है; इनपुट पर रेसिस्टर्स डालने से ऑकैंप के परजीवी कैपेसिटेंस के कारण शोर में आरसी प्रतिबाधा बढ़ जाती है।

— डेविड

3

यह सर्किट आरेख में एक गलती हो सकती है। संभवतः, इरादा यह था कि 100K प्रतिरोधों को श्रृंखला के बजाय इनपुट के लिए शंट प्रतिरोधक होना चाहिए। शंट रेसिस्टर्स इनपुट प्रतिबाधा को 100K तक कम करने के उद्देश्य से काम करेंगे। (खगोलीय इनपुट प्रतिबाधा हमेशा वांछनीय नहीं है: एक बात के लिए, यह शोर के लिए अतिसंवेदनशील है।) दूसरा उद्देश्य डीसी रिटर्न प्रदान करना होगा यदि इनपुट से ठीक पहले एक युग्मन संधारित्र है। जमीन को संदर्भित इनपुट के बिना, संधारित्र तब तक चार्ज करेगा जब तक कि यह इनपुट एक उपयोगी सीमा से बाहर नहीं लाता है। एक बहुत छोटे पूर्वाग्रह के साथ JFET इनपुट के माध्यम से, यह घंटे या दिन लग सकते हैं!

यहाँ इसकी अच्छी चर्चा मिली: http://www.analog.com/library/analogDialogue/archives/41-08/amplifier_circuits.html

(फिर भी, यह "तिनके पर लोभी" है: क्योंकि सर्किट तब संभावित संधारित्र दिखाएगा।)

श्रृंखला में प्रतिरोधों के लिए; मैं दूसरों से सहमत हूं। संभावित कारण ओवरवॉल्टेज से इनपुट टूटने की स्थिति में वर्तमान सुरक्षा होगा।

— Kaz
स्रोत

2

मैं वर्तमान माप के लिए इन-एम्पी सर्किट पर ठोकर खाई थी, जो रहस्यमय इनपुट प्रतिरोधों (दोनों इनपुटों पर 1.3k) के समान था। स्पष्ट रूप से प्रतिरोधों के पीछे तर्क यह है कि सीएम रेल से परे चला जाता है, उदाहरण के लिए जब लंबे सेंसर के साथ एक सेंसर को डिस्कनेक्ट कर रहा है, तो गलती धाराओं को सीमित करना है। एनालॉग से यह एप्लिकेशन नोट स्थिति को और अधिक विस्तार से बताता है।

टीआई डेटशीट में 100k रेसिस्टर्स हालांकि एक बड़ी चीज लगते हैं, और शायद सिस्टम के शोर को कुछ हद तक बढ़ा देते हैं।

— hlindblo
स्रोत

2

जिन कारणों का उल्लेख किया गया है (सुरक्षा, स्थिरता, ...) के अलावा, मैं एक संभावित कारण जोड़ना चाहता हूं: कुछ ऑप्‍प्‍स की आवश्‍यकता है कि दोनों आदानों के स्रोत प्रतिबाधा का विरूपण के सबसे कम संभव स्तर तक पहुँचने के लिए मिलान किया जाए। यह OPA134 डेटाशीट में वर्णित उदाहरण के लिए है:

तो दूसरे इनपुट के प्रतिबाधा से मेल करने के लिए अवरोधक होगा।

— मंद ने एसई में विश्वास खो दिया
स्रोत

तो यह 20kOhms नहीं होना चाहिए?

— michi7x7