क्या केवल NAND / NOR गेट्स का उपयोग सर्किट देरी को बढ़ाता है?

Question

मुझे याद है कि स्कूल में सीखने से कि कोई भी तार्किक सर्किट का निर्माण पूरी तरह से NANDया NORगेट से कर सकता है।

सबसे पहले, मैं सोच रहा हूं कि क्या यह है कि यह वास्तव में कैसे किया जाता है: यानी जब इंटेल एक सीपीयू बनाता है, तो क्या वे सभी रजिस्टरों का निर्माण करते हैं, आदि NAND/ NORगेट्स का उपयोग करते हैं, या क्या उनके पास चीजों को करने का कोई अन्य कट्टर तरीका है?

दूसरे, मैं बना दिया है, तो एक सर्किट की तुलना में इस तरह से बढ़ जाती है प्रचार देरी में सब कुछ का निर्माण कर सोच रहा हूँ का उपयोग कर AND/ OR/ NOTसाथ ही द्वार।

मुझे पता है कि फाटकों के निर्माण के लिए PMOS/ NMOSकॉन्फ़िगरेशन का उपयोग करते समय , ANDया एक के ORरूप में 2 चरणों के रूप में सामने आता है NANDया NORजो दोनों ही हैं 1. जब से मैं जानता हूं कि आप AND2 कैस्केड से बना सकते हैं NANDऔर OR2 कैस्केड से NOR, यह ऐसा लगता है कि जब तक निर्माता NANDएस और NORएस दोनों का उपयोग कर रहे थे तब तक प्रसार में देरी नहीं बढ़ेगी ।

किसी को भी इस सब पर कोई अंतर्दृष्टि है, खासकर के रूप में क्या वास्तव में निर्मित आईसी पर किया जाता है?

Answer 1

सबसे पहले, मैं सोच रहा हूं कि क्या यह है कि यह वास्तव में कैसे किया जाता है: यानी जब इंटेल एक सीपीयू बनाता है, तो क्या वे सभी रजिस्टरों का निर्माण करते हैं, आदि NAND/ NORगेट्स का उपयोग करते हैं, या क्या उनके पास चीजों को करने का कोई अन्य कट्टर तरीका है?

रजिस्टरों को गेटों से बाहर नहीं किया जाता है, अक्सर वे समर्पित सर्किट होते हैं। उन्हें इनवर्टर ( NOT) के साथ बनाया जा सकता है , लेकिन केवल कुछ हद तक।

CMOS तकनीक में, सदाबहार सर्किट इन्वर्टर पर आधारित होता है: NORऔर NANDगेट्स सिर्फ इनवर्टर होते हैं, जिसमें एक चतुर तरीके से व्यवस्थित कई इनपुट होते हैं। अतः अकशेरुकी फाटक नॉन इनवर्टिंग वालों की तुलना में अधिक तेज़ होते हैं, जो NOTकि आउटपुट के साथ गेट्स को निष्क्रिय कर रहे हैं ।

डायनेमिक लॉजिक में भी, NOTहर जगह गेट लगाने की तुलना में दो इनवर्टर ब्लॉक को कैस्केड करना सरल है।

इस बात पर विचार करें कि कुछ मामलों में एक सर्किट को अलग-अलग ब्लॉकों से बनाया जा सकता है, इसलिए ऐसा कोई मामला हो सकता है जिसमें आउटपुट बफरिंग के लिए एक या एक से अधिक इनवर्टर के माध्यम से बाधित हो।

और इसमें एक और फायदा है: एकीकरण । विभिन्न फाटकों की एक छोटी संख्या होने से सर्किट को बाहर निकालने, और प्रदर्शन को समान करने में मदद मिलती है। अक्सर पुस्तकालयों में जटिलता के विभिन्न स्तरों पर तर्क ब्लॉक शामिल होते हैं: ट्रांजिस्टर, गेट, ऑपरेटर, या उच्चतर।

इसलिए, संक्षेप में, हां, तेज प्रोसेसर ज्यादातर अकशेरुकी फाटकों का उपयोग कर रहे हैं।

Comments

ठीक है, मुझे लगता है कि यह मेरे लिए समझ में आता है। एक जांच के रूप में - मान लें कि मैं कॉम्बिनेशन लॉजिक (यानी हाफ-एडर्स को जोड़कर नहीं) का उपयोग करके एक बेसिक (जैसे 4-बिट) योजक बनाना चाहता था। क्या मैं इस समस्या को केवल NANDऔर NORगेट्स का उपयोग करने की कोशिश करूंगा , और इनमें से कुछ संभव हो सकता है? क्या यह लगभग हमेशा एक बेहतर डिज़ाइन (देरी / गेट काउंट के संदर्भ में) होगा, अगर मैंने गेट्स के पूर्ण प्रदर्शनों का उपयोग करके समस्या का संपर्क किया और फिर AND/ OR/ NOTगेट्स को उनके NAND/ NORसमकक्षों के साथ बदल दिया ?

— llakais

@ लगभग सभी मामलों में, हाँ। और कम से कम यह बराबर होगा। लेकिन, उदाहरण के लिए, मैंने एक विश्वविद्यालय पाठ्यक्रम के लिए एक योजक डिज़ाइन किया है, और मैंने दो काम किए हैं: पहला, मैंने पूर्ण-योजक (ब्लॉक जीत!) के साथ 4: 2 योजक ब्लॉक का उपयोग किया है, और दूसरा, मैं '! वे पास ट्रांजिस्टर XOR द्वार के साथ पूर्ण-योजक लागू करते हैं, इसलिए कभी-कभी अलग-अलग समाधान होते हैं।

— clabacchio

मैं उल्लेख करूंगा कि योजक के लिए, पूर्ण-योजक सेल होना आमतौर पर सबसे तेज़ है, फाटकों का संयोजन नहीं।

— W5VO

@ W5VO अच्छी तरह से एक पूर्ण योजक मूल रूप से बुनियादी फाटकों का उपयोग किए बिना एक XOR का एक संयोजन और एक और गेट ... लेकिन वास्तव में XOR चतुर तरीकों से बनाया जा सकता है

— clabacchio

Answer 2

सीएमओएस के साथ मेरा झुकाव एक बुनियादी बिल्डिंग ब्लॉक के बारे में सोचना है क्योंकि एक स्वतंत्र और "और" या "गेट्स" के मनमाने संयोजन से पहले एक इन्वर्टर होने के कारण उनके बीच कोई परस्पर संबंध नहीं है; निम्नलिखित सभी कार्य:

not (X and (Y or Z))
not (X or (Y and Z))
not (X and Y and Z)
not (X or Y or Z)

सिलिकॉन में अनिवार्य रूप से एक ही लागत है, भले ही बाद वाले दो के नाम हों। NAND या NOR गेट्स के कुछ संयोजन का उपयोग करके पूर्व के दो कार्यों की रचना करने की कोशिश करने से कुछ ऐसा होगा जो प्रत्यक्ष प्राप्ति की तुलना में बहुत बड़ा और धीमा था।