मेरे डीसी / डीसी कनवर्टर के संधारित्र को उड़ाने के लिए क्या बना रहा है?

9

मैं कुछ कैपेसिटर उड़ा रहा हूं और मुझे यकीन नहीं है कि इसका कारण क्या है। यह निश्चित रूप से ओवरवॉल्टेज नहीं है और गलत ध्रुवीकरण में नहीं है । मुझे परिदृश्य का परिचय दें:

मैंने इस योजना का उपयोग करते हुए एक डबल कैस्केड बूस्ट कनवर्टर तैयार किया है:

इससे प्राप्त किया जा सकता है: $\ Vout=Vin/(1-D_\max)^2$ जहां $D_ \max$ अधिकतम कर्तव्य चक्र है।

मैं के स्टेप-अप एक इनपुट वोल्टेज करना चाहते हैं 12 वी एक में 100V आउटपुट वोल्टेज। मेरा भार 100 100 है , इसलिए यह 100W विघटित हो जाएगा। अगर मुझे कोई नुकसान नहीं होता है (मुझे पता है कि मैं TOO आदर्शवादी, शांत हो रहा हूं), तो इनपुट वोल्टेज स्रोत 8.33A वितरित करेगा

हम सर्किट को दो चरणों में विभाजित कर सकते हैं, पहले चरण का ouput दूसरा चरण का इनपुट है। यहाँ मेरी समस्या आती है:

C1 तब बह रहा है जब वोल्टेज का फैलाव लगभग 30V तक पहुंच जाता है। C1 को 350V के लिए रेट किया गया है और यह एक 22uF इलेक्ट्रोलाइटिक कैपेसिटर (रेडियल) 10x12.5 मिमी है। मुझे पूरा यकीन है कि ध्रुवीकरण सही है।

दूसरे चरण का इनपुट करंट (आदर्श रूप से) लगभग ३.३३ ए होना चाहिए (इस चरण के लिए ३० वी के साथ १०० डब्ल्यू रखने के लिए)। मुझे पता है कि करंट अधिक हो सकता है, लेकिन यह इस उद्देश्य के लिए एक अच्छा प्रतिफल है। स्विचिंग आवृत्ति 100Khz है ।

किसी कारण से टोपी ऊपर उड़ जाती है और मुझे वास्तव में नहीं पता कि क्यों। बेशक जब ऐसा होता है तो टोपी (मृत) गर्म होती है।

क्या यह ईएसआर का प्रभाव हो सकता है? इस टोपी में 1kHz पर 0.15 विखंडन कारक है। तो (DF एक उच्च आवृत्ति के लिए भी बढ़ेगा) C1 के लिए। $|X_c|= 1/(2*pi*100Khz*22uF) =0.07234Ω$
$ESR=0.15*0.07234= 0.01Ω$

चूंकि L2 बहुत बड़ा है, इसलिए मैं C1 को दूसरे स्टैंग के इनपुट करंट (3.33A) के बराबर एक बहुत स्थिर वर्तमान देने की उम्मीद करूंगा, इसलिए ESR में विघटित होने वाली शक्ति लगभग माना जाता है: $3.33A^2 * 0.01Ω = 0.11W$

क्या यह बहुत गर्म हो सकता है और विस्फोट कर सकता है? मुझे शक है....

अतिरिक्त जानकारी:

L1 लगभग 1mHy है
L2 लगभग 2mHy है
D1 एक स्कूटी 45V डायोड है
मैंने दो अलग-अलग कैपेसिटर आज़माए: 160V 22uF जो उड़ गए, और फिर मैंने 350V 22uF की कोशिश की, जो भी उड़ा।
पीसीबी लेआउट के कारण कैप में करंट को मापना मुश्किल होगा
पहले और दूसरे MOSFET दोनों में एक छोटा स्नबर आरसी नेटवर्क है। मुझे नहीं लगता कि इससे C1 में कोई समस्या हो सकती है।

मुझे आपके विचारों का इंतजार है!

EDIT n ° 1 = L1 बहुत बड़ा है, तरंगित रेटेड इनपुट करंट का केवल 1% है (मान लीजिए 100W / 12V = 8.33A) तो पंक्ति मान सकती है कि यह लगभग चरण 1 के इनपुट पर एक स्थिर धारा की तरह है। चरण 2 के लिए प्रारंभ करनेवाला वर्तमान लहर 5% से कम है, हम यह भी सोच सकते हैं कि यह एक निरंतर चालू है)। जब MOSFET 1 को चालू किया जाता है, तो लगभग 8.33A इसके माध्यम से जाता है, लेकिन जब इसे बंद किया जाता है, तो वह वर्तमान (हमने कहा "व्यावहारिक रूप से स्थिर") डी 1 के माध्यम से जाएगा। हम कह सकते हैं कि संधारित्र में धारा । फिर हम अंत में पाते हैं कि C1 में चोटी का वर्तमान के क्रम में होना चाहिए । बहुत वर्तमान! और यह होगा फैलने ... लेकिन लगता नहीं इतना ईएसआर में व्यस्त शक्ति। $I_{D1} - I_{L2}$ $8.33A - 3.33A = 5A$ $5A^2 *0.01Ω = 0.25W$

जैसा कि किसी ने कहा, मैं कैप के आंतरिक अधिष्ठापन पर भी विचार कर सकता हूं, लेकिन मुझे लगता है कि यह बिजली अपव्यय का कारण नहीं होगा (हम जानते हैं कि इंडिकेटर्स ऊर्जा स्टोर करते हैं लेकिन इसे गर्मी में नहीं बनाते हैं) वैसे भी, ऊपर की गणना के बावजूद बहुत सरलीकृत किया गया था और यह थोड़ा उच्च शक्ति विघटित हो सकता है, मुझे अभी भी आश्चर्य है कि क्या यह उबालने और विस्फोट करने के लिए पर्याप्त है!

— KenshinARG
स्रोत

5

आपकी तरंगें कैसी दिखती हैं?

— W5VO

4

क्या आपने कैपेसिटर के पार वोल्टेज को ऑसिलोस्कोप से जांचा है? मैं शर्त

— लगाता

@ W5VO आपने मुझे 20 सेकंड = P

— DerStrom8

12

ठीक है, क्योंकि आपके पास पूर्ण प्रमाण है कि यह वोल्टेज या ध्रुवीयता नहीं है, केवल एक चीज छोड़ दी गई है जो वर्तमान है।

— गबरई

2

लगभग, आप 10V को 100V (डायोड और अन्य नुकसान के साथ) में बदल रहे हैं। (1-डी) ^ 2 = 0.1 => डी = 0.68। एल 1 डिस्चार्ज की अवधि (1-डी) = 0.32 है, इसलिए 0 ए और 3.3 / 0.32 = 10 ए के बीच डी 1 से सी 1 वैकल्पिक के माध्यम से वर्तमान। मैंने एक विशिष्ट 22uF 350V एल्यूमीनियम कैप की एक लहर वर्तमान रेटिंग को देखा, यह 0.35A है।

— रियोरेक्स

12

C1 के लिए शिखर तरंग वर्तमान लगभग I (आउट) / D है जहां D = कर्तव्य चक्र। यदि आपके 30 वी आउटपुट पर ड्यूटी चक्र 50% कहा जाता है, तो C1 के लिए तरंग 3.3 / 0.5 = 6.6 A. है क्योंकि कर्तव्य चक्र कम होने के कारण यह खराब हो जाता है। यदि कर्तव्य चक्र 10% = 0.1 था, तो वर्तमान शिखर 33 ए है।

यदि आप अपने ESR मूल्य का उपयोग करते हैं, तो विघटित शक्ति 0.4 W के बारे में है, जो आपके द्वारा पहले गणना की गई तुलना में बहुत अधिक है।

यदि मैं मूसर पर 160 वी कैपेसिटर देखता हूं (मैं मान रहा हूं कि आप अल इलेक्ट्रोलाइटिक्स का उपयोग कर रहे हैं) तो मुझे आमतौर पर कुछ भी उपलब्ध नहीं दिखता है जो आपको आवश्यक चरम धाराओं को बनाए रख सकता है।

मेरा सुझाव है कि आप डिजाइन के माध्यम से काम करने के लिए TI के वेबनेच का उपयोग करें और फिर चयनित घटकों को देखें। आप उन कई डिज़ाइनों पर ध्यान देंगे जो वे बहुत कम ESR कैपेसिटर का उपयोग करते हैं और अक्सर समानांतर में दो या तीन होते हैं। उदाहरण के लिए वे अक्सर डिजाइनों में पैनासोनिक पॉलीमर कैप्स का उपयोग करते हैं और उनके पास उच्च आवृत्तियों पर बहुत अधिक वर्तमान तरंग हैं।

— जैक क्रीज
स्रोत

हाय जैक, कृपया मेरे EDIT n ° 1 की जांच करें। हम अपनी गणना में थोड़ा भिन्न हैं, लेकिन हम एक ही चीज को लक्ष्य कर रहे हैं। वैसे, आपने कहा " जैसा कि कर्तव्य चक्र कम हो जाता है यह बदतर हो जाता है। " लेकिन ऊपर दिए गए आपके सूत्र इसके विपरीत कहते हैं।

— केन्शिनारग

आपका अधिकार ...... यह केवल सन्निकटन में डी है और 1-डी नहीं है।

— जैक क्रीज २। ’१:59

4

आपके कैपेसिटर में बहुत बड़ा आंतरिक प्रेरण हो सकता है - 100 kHz दालों के लिए बहुत अधिक। आपको उनके साथ समानांतर में कुछ छोटे गैर-इलेक्ट्रोलाइटिक कैपेसिटर को कनेक्ट करना चाहिए जब तक कि ऑसिलोस्कोप दिखाता है कि वोल्टेज सीमाएं पार नहीं हुई हैं।

Btw। जैसे ही जाल बंद हो जाता है वैसे ही करंट इंडेक्सर्स से दालों के रूप में निकलता है। वर्तमान नाड़ी की शुरुआत बहुत तेज होती है - जितनी तेज हो उतनी तेजी से जाल बंद हो सकता है। यदि स्विचिंग आवृत्ति 100 kHz है, तो कैपेसिटर वास्तव में कई मेगाहर्ट्ज को ठीक से संभालना चाहिए। नोट: SMPS अनुप्रयोगों के लिए कम अधिष्ठापन इलेक्ट्रोलाइट्स विकसित किए जाते हैं, लेकिन वे कुछ वास्तविक पैसे खर्च करते हैं, न कि साधारण मॉडल के रूप में।

देर से जोड़ना: आपकी सभी आउटपुट पावर पहले कैपेसिटर में संग्रहीत होती है - इनपुट से आउटपुट तक कोई सीधा रास्ता नहीं। जैसा कि कई oth टिप्पणियों में सुझाया गया है - आपके कैपेसिटर में सरासर अपव्यय कुछ उबलने का कारण हो सकता है। इंडक्शन इसके कारण अंदर के प्लेट रोल के पास के छोरों पर अधिक स्थानीयकरण करता है।

— user287001
स्रोत

अच्छा अवलोकन। क्या आंतरिक प्रेरण गर्मी का कारण हो सकता है? सैद्धांतिक रूप से ऐसा नहीं होना चाहिए ...

— केंशिनार जी

3

मैं तरंग धाराओं द्वारा निर्मित शक्ति पर दांव लगाता हूं। आपके संधारित्र में कुछ ESR है। आपके परिमाण का स्पंदित करंट वहां से बहुत आसानी से दस-बीस वाट की तरह निकल सकता है। तो ... समानांतर में कई रखो, सबसे कम संभव ईएसआर / ईएसएल के साथ

— ग्रेगरी कोर्नब्लम
स्रोत

मेरी योजना अब कई समानांतर पॉलिएस्टर फिल्म कैपेसिटर का उपयोग कर रही है, मुझे लगता है कि उनके पास ईएसआर कम है और दर्जनों सिरेमिक कैप से बचने के लिए मुझे वोल्टेज की आवश्यकता हो सकती है। तुम कैसे सोचते हो?

— केंसिनारग

मुझे समझ नहीं आता कि आप मिट्टी के पात्र से क्यों बचते हैं। मैंने एक बार 100 सिरेमिक कैप का उपयोग किया था, एकदम सही था। अलग आवेदन, लेकिन अभी भी ..

— ग्रेगरी Kornblum

वैसे, एसएमटी सेरामिक कैप्स के बारे में सबसे अच्छी बात यह है कि आप उनमें से चार परतों को भी ढेर कर सकते हैं।

— ग्रेगरी कोर्नब्लम

बस लागत और आकार (सरणी के) के कारण यह डिजाइन एक बड़े कनवर्टर के लिए एक प्रोटोटाइप है। मुझे बहुत अधिक की आवश्यकता होगी। अगर मैं इसे पॉलिएस्टर लोगों के साथ काम नहीं कर सकता, तो मैं इसे समाप्त कर दूंगा!

— KenshinARG

मेरी रणनीति आमतौर पर सर्वश्रेष्ठ प्रदर्शन विकल्प लेने और अगले चरण में ऑप्टिमाइज़ करने की है। आपकी जगह मैं चीनी मिट्टी के बरतन, या यहां तक कि दोनों विकल्पों के साथ शुरू करूंगा।

— ग्रेगरी कोर्नब्लम

2

Cap                       Max ESR Ω   Max RMS ripple     
(uF)   VDC  PART #        120Hz      (mA) 120Hz,105C  DxL (mm)
---    ---- ------------  ---------  ----------       ---------
22     160  226CKE160MLN  11.3094     92              10x12.5

C * ESR = Ts = 22uF * 11.3 us = 250us, f (bw) = 0.35 / Ts = 5.6kHz जो इसे चार्ज करने की सबसे तेज़ दर है जो इसे संभाल सकता है और फुल चार्ज वोल्टेज तक पहुँच सकता है।

f स्विच = 100 kHz पीडब्लूएम वैरिएबल डी इस प्रकार 100kHz के रूप में यह एक हानिपूर्ण अवरोधक के रूप में दिखाई देगा केवल 11.3 losses नुकसान के साथ $Pc=I^2ESR$ और 92mA की एक रेटेड तरंग वर्तमान डिवाइस केवल 105C के अधिकतम अस्थायी पर 1.03W या कमरे के तापमान 20C से ऊपर 85C की वृद्धि को संभाल सकती है।

अब एक 22uF टोपी चुनने के लिए, आप ऐप नोट अनुशंसा का पालन करना चाहते हैं और एक कम ESR टोपी चुनें और एक सामान्य उद्देश्य इलेक्ट्रोलाइटिक (जीपी ई-कैप) नहीं

वे आपको स्कूल में नहीं बताते हैं, (और मैंने इस साइट पर कई बार टिप्पणी की है) यह है कि जीपी ई-कैप में ESR * C> = 100 है जबकि कम ESR कैप <10us और सबसे अच्छा मामला <1us। स्विच अवधि चुनने पर आपको यही चाहिए <10us।

अब ESR द्वारा Digikey या Mouser डेटाबेस को छांटना या अल्ट्रा लो ESR के लिए अन्य तरीकों से खोज करना कठिन नहीं है। जहरीली सामग्री के संपर्क में आने पर आप ई-कैप के एमएसडीएस डेटशीट को भी पढ़ सकते हैं।

ऐप नोट आपको इनसीटर चयन के तहत उम्मीद करता है कि

प्रारंभ करनेवाला तरंग वर्तमान के लिए एक अच्छा अनुमान आउटपुट वर्तमान का 20% से 40% है।

ई-कैप्स को कई तरह से रेट किया जाता है। DF @ 120Hz (छोटी लाइन ब्रिज रेक्टिफायर के उपयोग के लिए) अधिकतम तरंग वर्तमान ESR (टाइप) 10 वर्ष के बाद की आयु नहीं है!

यह याद रखना महत्वपूर्ण है कि आमतौर पर कैप्स को मौजूदा दालों को डंप करके चार्ज किया जाता है, फिर दालों के बीच धीरे-धीरे छुट्टी दे दी जाती है, इसलिए ड्यूटी चक्र पीक / औसत प्रवाह का अनुपात निर्धारित करता है। यदि तरंग वोल्टेज 10% है तो pk / avg वर्तमान अनुपात 10/1 है। यदि ऊर्जा अपव्यय प्रत्येक नाड़ी के नाड़ी पुनरावृत्ति दर में शक्ति अपव्यय है। 100 किलोहर्ट्ज़ पर 100Hz और 1000x के रूप में कोई समस्या नहीं।

इसलिए ऐप नोट में सूक्ष्म सलाह को न समझने का नतीजा ... एक चीनी पटाखा है।

टिप्पणियों में ओपी से संबंधित प्रश्न में होना चाहिए था

http://www.mouser.com/ds/2/88/ckh_cke-611140.pdf कैप चश्मा
http://www.ti.com/lit/an/slva372c/slva372c.pdf Boost Reg Design App नोट

— टोनी स्टीवर्ट Sunnyskyguy EE75
स्रोत

इस आवृत्ति के साथ मुझे एक कम ESR संधारित्र चुना जाना चाहिए, मेरा बुरा। मुझे समय-समय पर आपकी बात अच्छी लगती है लेकिन मुझे यह कहते हुए डर लगता है कि ईएसआर आवृत्ति के साथ घट जाती है। मुराता का यह ग्राफ आवृत्ति पर ESR वक्र निर्भरता दर्शाता है । मैंने ईएसएल (मेरे पास नहीं है) को ध्यान में नहीं रखा, लेकिन यदि आप ईएसआर का अनुमान लगाने के लिए उस तरीके का उपयोग करते हैं, तो 120Hz पर आपको 9 you प्राप्त होगा। मुझे विश्वास है कि ईएसआर इसे उड़ा रहा है, लेकिन मुझे लगता है कि 11.3 is यहां लागू नहीं होते हैं।

— केंशिनार जी २hin

1

@KenshinARG नोट ईएसआर के लिए मुराता वक्र केवल श्रृंखला अनुनाद से ऊपर उठता है .. हमेशा ईएसआर सी को विभिन्न प्रकार के कैप के लिए याद रखें या मेरे अन्य लिंक पढ़ें

— टोनी स्टीवर्ट सुन्नसिस्की यूई 75

मुझे लगता है कि आपके पास एक अच्छा विचार है कि 120Hz में प्रदान किए गए ESR और रिपल करेंट का उपयोग करके संधारित्र की थर्मल अपव्यय क्षमता की गणना कैसे करें। आपने उन 1.03W को कैसे शांत किया?

— केंशिनगर २ 28'१G को ११:११

युक्ति I रिपल ^ 2 * ESR = Pc .. इस आकार के लिए 1 वाट बड़ा है क्योंकि

— डाइलेक्ट्रिक्स

आपको X5R जैसे कम ESR सिरेमिक कैप के साथ ई-कैप को अलग करना होगा क्योंकि उनका सुझाव है कि सिरेमिक परिवार के आधार पर T = 0.01 से 0.1us रेंज है

— टोनी स्टीवर्ट Sunnyskyguy EE75