ईएमआई जारी: स्विच मोड बिजली आपूर्ति लेआउट में रिंगिंग (5V -> 3V3)

Question

मैं एक ऐसे उपकरण पर काम कर रहा हूं, जो एफसीसी पार्ट बी (सीएसआरआर 22) उत्सर्जन को पारित करने के लिए परीक्षण कर रहा है । एक कोण और ध्रुवीकरण (कार्यक्षेत्र) पर डिवाइस विफल हो जाता है क्योंकि इसमें 100-200Mhz रेंज में उत्सर्जन होता है जो दहलीज को तोड़ता है।

परीक्षा परिणाम 145Mhz और 128Mhz पर दो विशेषता चोटियों को दर्शाता है । व्यापक बैंड शोर का एक स्रोत बज रहा है। रिंगिंग में कई हार्मोनिक घटक होते हैं।

मुसीबत

PCB में 2 स्विच मोड पॉवर सप्लाई (SMPS) हैं। ये सेमटेक TS30011 / 12/13 सीरीज़ चिप्स हैं। ( DATASHEET ) करीब निरीक्षण पर, बिजली उत्पादन पर एक रिंगिंग होती है (प्रारंभ चरण से पहले) SMPS 1 में 145MHz पर रिंग होती है, जबकि SMPS2 में 128Mhz पर रिंग होती है। यह ध्यान देने योग्य है कि उन पर अलग-अलग भार हैं। उनकी योजनाएं समान हैं उनका लेआउट कुछ अलग है लेकिन 80% समान है।

1. EMI के शोर को कम करने के लिए मेरे पास क्या लेआउट विकल्प हैं?
2. मैं आवारा समाई को कम करने के लिए प्रारंभ करनेवाला में जा रहा ट्रेस मोटाई को समायोजित करने में व्यस्त हूं

ध्यान दें कि एक GND डालना है जिसे लेआउट में नहीं देखा गया है जो सभी कैप्स को एक साथ अच्छी तरह से जोड़ता है

रिंगिंग को कम करने के लिए फ़िल्टर घटकों को समायोजित करने के तरीके के लिए मैं एक नुकसान में हूं।

परीक्षा परिणाम (3M, कार्यक्षेत्र पोल)

स्कैमैटिक्स और 1 का लेआउट

इसे डिवाइस में जाने वाले बिजली की आपूर्ति केबल पर फेराइट कोर रखकर हल किया जा सकता है, हालांकि यह विभिन्न लागतों और सौंदर्य कारणों के लिए एक गैर-इष्टतम समाधान है।

प्रारंभ करनेवाला माप

एक दूसरे के बगल में दोनों एसएमपीएस का लेआउट

जीएनडी के लिए सभी रन संदर्भ, जो छिपा हुआ है, नीचे दी गई बिजली की परत 5-12V पर विन की आपूर्ति करती है, वे प्रत्येक 3V3 आउटपुट के लिए तय की जाती हैं

Comments

आप केबल पर फेराइट कोर की बात करते हैं, क्या आप थोड़ा विस्तार कर सकते हैं? क्या वास्तव में हल है? इसके अलावा, आपका लेआउट निर्माता से सुझाए गए समान है, लेकिन पीजीएनडी के लिए अतिरिक्त वीआईएस क्यों है जहां एसडब्ल्यू ट्रेस है?

— व्लादिमीर क्रेवरो

आउटपुट कैपेसिटर लगभग 200 ,F के साथ विशाल लगता है, आपको केवल 47uF या दो 47uF के साथ प्रयास करना चाहिए। L11 क्या है? आपके पास अंतिम वोल्टेज के लिए दूसरी श्रृंखला प्रारंभ करनेवाला क्यों है? मुझे लगता है कि आपके यहाँ किसी तरह की अड़चन है। क्या यह PI फ़िल्टर है? ऑरेंज क्षेत्र एक परत पर बस संचालकों के नीचे या दूसरी तरफ बैठे हैं?

— zeqL

एक अच्छी तरह से गठित प्रश्न के लिए +1, लेकिन आप आउटपुट फ़िल्टर के साथ गड़बड़ क्यों करना चाहते हैं? तथ्य यह है कि पावर इनपुट पर फेराइट क्लैंप लगाने से चीजों में सुधार होता है, जो कहते हैं कि एंटीना है, और इनपुट साइड पर कुछ करने की जरूरत है, शायद ऑन-बोर्ड फेराइट या कैपेसिटेंस के कुछ दशकों, या दोनों के संयोजन को जोड़ना।

— मैट यंग

वे आउटपुट कैपेसिटर बहुत बड़े हैं। आप एसआरआर वक्र के बढ़ते पक्ष को अच्छी तरह से समझ सकते हैं। क्या आपने आउटपुट कैपेसिटर के पार एक छोटे (0.1uF) कैप से निपटने की कोशिश की है? इसके अलावा, कैप से जमीन पर अधिक व्यास जोड़ें। प्रति-संधारित्र के माध्यम से एक जमीन में उचित मात्रा में अधिष्ठापन होता है। डेटशीट में एक कारण के लिए 8 vias के साथ जमीन से बंधे एक डालना के आधार पर टोपियां होती हैं।

— कॉनर वुल्फ

पावर कन्वर्टर में विन और स्विच नोड पिन समीप होते हैं। उनके नीचे ठोस डालना निश्चित रूप से इनपुट में कुछ स्विचिंग शोर को वापस जोड़ेगा (पिन जोड़े 1 और 2, 11 और 12 जहां देखने के लिए हैं)। यह कम से कम एक मुद्दा है जो मैंने अतीत में देखा है।

— पीटर स्मिथ

Answer 1

स्विचिंग नोड्स बहुत कम हैं जो एक अच्छी बात है। लेकिन मुझे पता नहीं है कि प्रारंभ करनेवाला के निशान पर स्टब्स हैं, आपको उन्हें दो अतिरिक्त GND vias के साथ हटाना चाहिए। यह बहुत उपयोगी नहीं है।

यहां तक ​​कि अगर कोई GND परत है, तो मैं संतरे के विमानों को संसूचकों के नीचे नहीं ले जाऊंगा। एल 2 के लिए एल 1 के समान ही करें, प्रारंभ करनेवाला के तहत कुछ भी नहीं। आप किसी भी युग्मन से बचेंगे।

मुझे लगता है कि आउटपुट कैपेसिटर बहुत अधिक हैं। Semtech एक विशिष्ट 44µF की सिफारिश करता है और आप 200 .F पर हैं। 150µF संधारित्र को हटाने का प्रयास करें।

इसके अलावा C11, C62 और C10, C42 के GND vias को बढ़ाने का प्रयास करें, कम से कम 2 GND vias प्रत्येक के साथ, क्योंकि यदि आपके पास 3A करंट है, तो यह केवल दो GND vias लेकिन 6 पावर vias से होकर बहेगा। C4 डिकूपिंग कैप के लिए समान, कम से कम 2 GND vias का प्रयास करें।

संपादित करें: मैं वास्तव में एक SMPS के अंत में फेराइट बीड और स्नबर के उपयोग को नहीं समझता। पीएलएल पावर रेल के साथ उदाहरण के लिए, मुख्य पावर रेल में शोर को वापस लाने के लिए पावर रेल को रोकने के लिए एफबी का अधिक उपयोग किया जाता है। लेकिन une main प्रारंभ करनेवाला के बाद वोल्टेज विशेष रूप से 3.3V रेल के लिए शोर सहिष्णुता के भीतर होना चाहिए।

एफबी के अनुचित उपयोग के कारण आपके पास रिंगिंग हो सकती है, इस एनालॉग डिवाइसेज के पेपर पर एलसी गुंजयमान आवृत्ति देखें : http://www.analog.com/en/analog-dialogue/articles/ferrite-beads-demystified.html

Answer 2

डिजाइन में स्विचिंग किनारे पर क्लासिक रिंगिंग है। रिंगिंग का विशिष्ट कारण स्विच ट्रांजिस्टर में परजीवी प्रेरण है, जो अन्य परजीवी के साथ परजीवी टैंक सर्किट बनाते हैं। रिंगिंग बहुत तेज स्विचिंग किनारों के कारण होता है। रिचटेक से एक अच्छा एप्लिकेशन नोट 045 है जिसमें समस्या को कम करने या समाप्त करने के कई सुझाव दिए गए हैं।

जैसा कि मैं भी देख सकता हूं, निर्माता के संदर्भ योजनाबद्ध (और परीक्षण बोर्ड) में एक "कैच" (स्कूटी) डायोड शामिल है, जो डिजाइन से गायब है। डायोड परजीवी स्विच की तरफ रिंगिंग को स्थिर / नम करने में मदद कर सकता है [भले ही डायोड समकालिक कनवर्टर के लिए वैकल्पिक हो]।

विशिष्टता: SEMTECH निर्माता'एस संदर्भ डिजाइन "वैकल्पिक" PMED4030ER, उनके परीक्षण / डेमो बोर्ड में 115 डायोड का उपयोग करता है, जिसमें 1 वी पर परजीवी समाई के 250 पीएफ हैं। आरसी स्नेबर्स के साथ रिचटेक अप्रेन्टिस 045 आरसी 330pF के आदेश पर आया था / 9 ओम बजने को दबाने के लिए। इसलिए यह काफी संभावना है कि डायोड दोनों स्विचर दक्षता में सुधार कर सकता है और रिंगिंग को कम कर सकता है।

Comments

यह एक तुल्यकालिक हिस्सा है। डायोड आवश्यक नहीं है।

— मैट यंग

हालांकि यह सैद्धांतिक रूप से अनावश्यक हो सकता है, लेकिन व्यावहारिक रूप से एक समानांतर Schottky रेक्टिफायर कम साइड एफईटी में नुकसान को कम करता है, जैसा कि इस श्वेत पत्र के रूप में समझाया गया है फेयरचाइल्ड / ON, fairchildsemi.com/technical-articles/… जबकि अन्य SEMTECH नियामक (SC4620 के रूप में) स्पष्ट रूप से एकीकृत Shcottky डायोड का उल्लेख करते हैं, विशेष TS3001x आईसी के लिए विनिर्देशों इस महत्वपूर्ण विशेषता का उल्लेख नहीं करते हैं।

— अले..चेन्स्की