एक चिकन बिट "एक चिप पर थोड़ा सा होता है जिसका उपयोग डिजाइनर द्वारा चिप की एक विशेषता को अक्षम करने के लिए किया जा सकता है यदि यह दोषपूर्ण या नकारात्मक रूप से प्रदर्शन को प्रभावित करता है।"
क्या अंतरिक्ष-योग्य लॉजिक घटक इस सुविधा को छोड़ देंगे, या अंतिम-मृत्यु के बाहर चिकन बिट द्वारा नियंत्रित अंतरिक्ष-योग्य आईसी के अंतिम डिजाइन "सर्वोत्तम अभ्यास" को ले लेंगे?
मेरा अनुमान है कि, यदि अवांछनीय प्रदर्शन के साथ एक विशेषता को अंतिम मृत्यु में छोड़ दिया जाता है, तो चिकन बिट एक SEE (एकल घटना प्रभाव) या अन्य विकिरण प्रभावों द्वारा बिट-फ्लिप के लिए अतिसंवेदनशील हो सकता है, इस प्रकार अवांछनीय को सक्रिय करने का जोखिम चल रहा है। अंतरिक्ष में मिशन को प्रभावित करना, और संभवतः प्रभावित करना।
2
यह देखते हुए कि अक्षम तर्क है, और एसईई एनालॉग है, मैं अप्रयुक्त सेट बंधे कम की तुलना में अक्षम तर्क के लिए किसी भी अधिक संवेदनशीलता की उम्मीद नहीं करूंगा। मुझे उम्मीद है कि लंबे समय तक केबलों से जुड़े आउटपुट रजिस्टरों पर ग्लिसेज़ को वापस एसेरल रजिस्टर में प्रचारित किया जाएगा, जिससे ईएमआई को सिपो या पीआईएसओ रजिस्टर जैसे कैस्केड किया जा सकेगा। तो एक SEE घटना जैसे कि गामा पल्स मोटर चाप से अलग नहीं होती है, क्योंकि उदय के समय
—
नैनोस्कॉन्ड्स के
यदि एसईई थोड़ा-फ्लिप का कारण बनता है, तो यह कैसे अनुरूप हो सकता है?
—
मेरा अन्य सिर
एसईई एक डिजिटल परिणाम के साथ एनालॉग दोष के कारण होता है। सिलिकॉन संदूषक या ईएमपी या ईएसडी आदि की तरह एनालॉग वास्तव में सभी तर्क एनालॉग हैं। एक SEE इडियोपैथिक के लिए एक मेडिकल टर्म की तरह है। और चिकन बिट्स को इस्तेमाल किए गए तर्क से अधिक लक्षित नहीं करता है। एक चिकन बिट सिर्फ एक अप्रमाणित तर्क cct है जो किसी तार्किक कारण के लिए अक्षम किया गया था, लेकिन ऐसा कुछ जो इसे EMC के लिए असुरक्षित बनाता है। जब ATE ICT के साथ परीक्षण करते हैं तो वे बैक ड्राइविंग द्वारा अप्रयुक्त फाटकों का भी परीक्षण करते हैं, वही कारखाने में एक अच्छे ATE डिजाइन में किसी भी अप्रयुक्त cct के लिए किया जाएगा।
—
टोनी स्टीवर्ट Sunnyskyguy EE75