एक दो परत बोर्ड में कैपेसिटर के डिकूपिंग के साथ सिग्नल रिटर्न पथ का अनुकूलन करें

Question

मैं एक बहुत ही जटिल दो लेयर बोर्ड डिजाइन कर रहा हूं - मुझे वास्तव में 4 लेयर वन के लिए जाना चाहिए, लेकिन यहां बात नहीं है। मुझे कंपोनेंट रखने और राउटिंग के साथ किया जाता है और मैं फिनिशिंग टच कर रहा हूं जैसे कि यह सुनिश्चित करना कि ग्राउंड प्लेन ज्यादातर बोर्ड को कवर करते हैं और अच्छी तरह से एक साथ (उर्फ ग्राउंड ग्रिडिंग) सिले हुए हैं।

कुछ क्षेत्रों में, मेरे पास सिग्नल के निशान हैं (उदाहरण के लिए SPI) एक ग्राउंड प्लेन के ऊपर, फिर एक पॉवर ट्रेस (14V), फिर दूसरा ग्राउंड प्लेन। कोई रास्ता नहीं है मैं इस पावर ट्रेस को रास्ते से बाहर कर सकता हूं, इसलिए मैंने सोचा कि मैं सिग्नल ट्रेस कैपिटिटर (100nF) को पावर ट्रेस और ग्राउंड प्लेन के बीच, अपने सिग्नल के निशान के ठीक नीचे जाने से सिग्नल रिटर्न कर सकते हैं।

यहाँ मैं क्या सोच रहा हूँ की एक छवि है:

क्या सिग्नल लूप क्षेत्र को कम करने और ईएमआई को नियंत्रित करने के लिए यह एक अच्छा विचार है?

Comments

मुझे इस सभी जटिलता के लिए बिंदु नहीं दिख रहा है और मुझे यकीन है कि कैपेसिटर जोड़ने से सर्किट का शोर बढ़ जाता है। पॉवर ट्रेस से गुजरने वाले डिजिटल सिग्नल तब तक महत्वपूर्ण नहीं होते जब तक कि आप पावर्ड डिवाइसेज के बगल में कैपेसिटर को डिकॉउलिंग न करें। डिजिटल सिग्नल अपेक्षाकृत तेज़ किनारों वाले होते हैं और इससे बहुत अधिक शक्ति ट्रेस को प्रभावित नहीं करना चाहिए। अधिकांश आईसी में भी बिजली की आपूर्ति पिन पर एक सामान्य शोर अस्वीकृति होती है, इसलिए यह वास्तव में एक बड़ी बात नहीं है। इसके अलावा, आपका एसपीआई ट्रेस पावर ट्रेस के लंबवत है, जिसका अर्थ है कि क्रॉसस्टॉक न्यूनतम होगा।

— lucas92

मैं संकेत अखंडता या निशान के बीच युग्मन के बारे में चिंतित नहीं हूं, यह मेरे सवाल का बिंदु नहीं है। सिग्नल रिटर्न पथ बहुत लंबा है और सिग्नल निशान के नीचे सही नहीं है, जो कि आमतौर पर अनुशंसित है। मुझे याद है कि मैं उस तकनीक के बारे में पढ़ना चाह रहा हूं जो मैं USB सिग्नल के मामले में लागू करने की कोशिश कर रहा हूं और कुछ एप्लिकेशन नोट ने संधारित्रों के उपयोग की सिफारिश की है ताकि दूसरी परत पर सिग्नल के निशान के करीब जितना संभव हो सके।

ओह, आप ग्राउंड रिटर्न पथ के बारे में चिंतित हैं। मैंने प्रश्न को गलत समझा। मुझे यकीन नहीं है कि एक के बारे में, आप शायद पावर ट्रेस सही करने के लिए शोर जोड़ देंगे?

— लुकास92

यही मैं भी सोच रहा हूँ। इसमें शामिल धाराएं वास्तव में छोटी हैं और पावर ट्रेस को इसके साथ जुड़े हर आईसी के पास फ़िल्टर किया गया है (कैप को बाईपास) इसलिए मुझे यकीन नहीं है कि यह एक मुद्दा होगा।

लेकिन अगर आप इसे इस तरह करते हैं, तो स्थानीय जीएनडी ग्राउंड में डीसी संदर्भ क्या होगा? डीसी संदर्भ के लिए आपको एक और ट्रेस चाहिए?

— lucas92

Answer 1

आप अपनी समझ में सही हैं। किसी भी सिग्नल से मिलने वाला करंट उसी रास्ते का अनुसरण करना चाहेगा, जो सिग्नल खुद बगल वाले ग्राउंड या पावर प्लेन का इस्तेमाल कर रहा हो। यदि जमीनी विमान टूट गया है तो यह अभी भी सिग्नल के स्रोत के लिए एक रास्ता खोजेगा, लेकिन लंबे समय तक कम इष्टतम पथ के परिणामस्वरूप उच्च उत्सर्जन और बदतर प्रतिरक्षा हो सकती है। क्या यह आपके डिजाइन में एक समस्या है, कई कारकों पर निर्भर करता है जैसे कि संकेतों की घड़ी की गति, और अधिक महत्वपूर्ण बात उनके किनारों की गति।

अगर आपको लगता है कि यह एक समस्या हो सकती है (और संभवतः आप करते हैं), तो सबसे अच्छा उपाय यह है कि आप 4 या अधिक परत वाले बोर्ड का उपयोग करें, ताकि आपके पास एक ग्राउंड प्लेन हो। 2 लेयर बोर्ड का उपयोग करके आप दो ग्राउंड प्लेन को एक साथ जोड़ने के लिए 0805 या 1206 जीरो-ओम लिंक जोड़ सकते हैं, जहां वे वर्तमान रिटर्न पथ प्रदान करने के लिए टूट गए हैं।

Comments

मुझे ऐसा लगा। मैं अपने प्रोटोटाइप के अगले पुनरावृत्ति में एक 4 परत बोर्ड के लिए जा सकता हूं, लेकिन अब तक यह वास्तव में एक विकल्प नहीं है (और ईएमआई अनुपालन अभी तक कोई मुद्दा नहीं है)। पावर ट्रेस द्वारा बनाया गया स्लॉट इसे शून्य ओम के साथ पुल करने के लिए बहुत चौड़ा है, इसलिए मेरा संधारित्र समाधान। मुझे यह पेपर भी मिला, जो बताता है कि संधारित्र सिलाई उप-मध्य है लेकिन 100 मेगाहर्ट्ज से कम आवृत्तियों (या धार गति) के लिए व्यवहार्य है।

मैं यह उल्लेख करना भूल गया कि उपरोक्त लिंक किए गए पेपर सीधे दो संदर्भ विमानों को जोड़ता है, जबकि मुझे मध्यवर्ती ट्रेस के माध्यम से सिग्नल रिटर्न करंट "रूट" करना होगा।

मुझे नहीं लगता कि आपके संधारित्र समाधान के कारण समस्याएं होंगी, मुझे नहीं लगता कि यह 0 आर के साथ विमानों को सीधे सिलाई करने के रूप में काफी अच्छा है।

— स्टीव जी