मुझे एक घड़ी बफर आईसी का उपयोग करने की आवश्यकता कब होती है?

Question

मैं एक FPGA से 7 DAC ड्राइविंग के लिए एक सर्किट और PCB डिजाइन कर रहा हूं। (DAC AD9762 है )

क्या FPGA के सिंगल क्लॉक आउटपुट (PLL आउटपुट पिन से) के साथ सभी 7 DAC पर क्लॉक इनपुट को चलाना संभव होगा? या कि आपदा का एक नुस्खा है?

यह एक अधिकतम के साथ एक एकल समाप्त घड़ी होगी। freq। 125 मेगाहर्ट्ज का।

या क्या मुझे प्रत्येक DAC क्लॉक इनपुट से पहले घड़ी को बफर करने के लिए क्लॉक बफर का उपयोग करना चाहिए?

यदि हां, तो क्या यह एक अच्छी घड़ी बफर है? ( NB3N551 )

क्या एक बेहतर है जिसका मैं उपयोग कर सकता हूं?

संपादित करें: क्षमा करें, मुझे उल्लेख करना चाहिए: सभी DAC एक FPGA बोर्ड में एक छोटी (कुछ इंच) रिबन केबल के माध्यम से जुड़े 5 "x5" पीसीबी पर होंगे।

Edit2: अगर मैं इस सवाल को दोहरा सकता हूं: अगर मैं घड़ी के शौकीनों के कमरे और लागत का खर्च उठा सकता हूं, तो क्या कोई संभावित सकारात्मकताएं हैं? या ऐसा करने का सुरक्षित तरीका होगा?

Comments

मैं इन विशेष चिप्स से परिचित नहीं हूं, लेकिन पहली चीज जो मैं करता हूं ("सर्किट डिजाइन 101") निर्माता की डेटा शीट से परामर्श करें। घड़ी ड्राइव क्या कर सकती है और शुरुआत के लिए डीएसी को क्या आवश्यकता है ... मैंने जो सीखा, उसके बाद मैं उससे क्या कर सकता था, अगर मुझे अभी भी सवाल हैं तो मैं उन्हें एक इंटरनेट फोरम पर पूछ सकता हूं ...

— बिना शर्त

इसका उत्तर देने के लिए महत्वपूर्ण प्रश्न: क्या आपका FPGA अपने आउटपुट पिन से ~ 25 mA की आपूर्ति कर सकता है? क्या आप DPG को FPGA के करीब (कुछ इंच के भीतर) रख सकते हैं या आपके पास कुछ अन्य कारण हैं जिनका मतलब है कि आपको उन्हें दूर रखना होगा? क्या आपको सभी DAC को एक साथ अपडेट करने की आवश्यकता है (एक दूसरे के 1 ns के भीतर) या क्या यह ठीक है यदि वे थोड़े अलग समय पर अपडेट करते हैं?

— फोटॉन

@ मिकी, हम एक इंटरनेट फोरम हैं ... जीप, क्या आपके पास डीएसी आउटपुट के बीच घबराहट के साथ मुद्दे हैं?

— कोरटुक

@mickeyf, डेटाशीट वास्तव में घड़ी इनपुट सर्किटरी जानकारी पर विरल है। मैंने इस प्रश्न के साथ एक तकनीकी सहायता भी शुरू की है।

— जीप 9911

@ ThePhoton, अच्छे अंक। मुझे लगता है कि FPGA 24mA तक की आपूर्ति कर सकता है। मुझे यह भी उल्लेख करना चाहिए कि डीएसी को 5 "x5" पीसीबी के एक आधे हिस्से पर रखा जाएगा, लेकिन एक छोटी (कुछ इंच) रिबन केबल के माध्यम से एफपीजीए से जुड़ा हुआ है। एक संचार अनुप्रयोग के लिए डीएसी को एक साथ यथासंभव अद्यतन करना वांछनीय है। क्या एक डीएसी के लिए या सभी 7 डीएसी के लिए ~ 25mA का अनुमान है?

— जीपी 99 11

Answer 1

वहाँ किसी भी समस्या है, तो आप एक घड़ी का उपयोग इस डिजाइन में बफ़र फैनआउट (जोड़ा शक्ति और लागत को छोड़कर) नहीं होगा, लेकिन मुझे शक है, तो आप वास्तव में जरूरत है यह।

क्योंकि आपके DAC सभी एक दूसरे के 5 इंच के भीतर स्थित हैं, इसलिए आपको रिबन केबल के अंत में एक एकल प्राप्त बफर के साथ ठीक होना चाहिए। प्राप्त बफर से फैन-आउट या तो फैन आउट-लाइन के लिए स्रोत-श्रृंखला समाप्ति के साथ एक स्टार हो सकता है, जैसा कि अपोलोफ़ापा के उत्तर में है, या डेज़ी-श्रृंखला दूर अंत में विभाजन समाप्ति के साथ है। स्प्लिट टर्मिनेशन ग्राउंड और एक Vcc के लिए एक रेसिटर होगा, जो V0 / 2 को R0 के समतुल्य थियिनिन प्रदान करेगा। R0 आपके ट्रैक ज्यामिति के आधार पर आपकी नाममात्र ट्रांसमिशन लाइन प्रतिबाधा से मेल खाता है। 50 ओम विशेषता प्रतिबाधा का उपयोग करना आम है, लेकिन यदि आप 75 या 100 ओम जैसे उच्च मूल्य का उपयोग करते हैं, तो आप बिजली की बचत करेंगे।

DACs के बीच अधिकतम 5 इंच के साथ आप DACs के बीच अद्यतन समय में 1 ns के अंतर के बारे में बात कर रहे होंगे, 8 ns के नमूने की अवधि के बाहर। समय और तापमान के बीच समय का अंतर बहुत दोहराव वाला होगा क्योंकि यह सिर्फ चिप्स के बीच के ट्रैक की लंबाई पर निर्भर करता है।

एनबी याद रखें कि हालांकि आप अपनी घड़ी सिग्नल को बफर करते हैं, आप डीएसी इनपुट पर सही नमूना और होल्ड समय बनाए रखने के लिए अपनी देरी का प्रबंधन करने के लिए अपने डेटा सिग्नल को भी बफर करना चाहेंगे।

Comments

धन्यवाद। सिंगल-एंड क्लॉक फैनआउट बफर को ढूंढना मुश्किल है। आदर्श रूप में मैं एक ढूंढना चाहता हूं जो 1: 8 है, लेकिन मैंने अभी तक नहीं किया है। मैं शायद श्रृंखला समाप्ति के साथ स्टार फैनआउट के साथ जाऊंगा। अपने डेटा संकेतों के लिए, मैं एक 74VHC595 शिफ्ट रजिस्टर का उपयोग कर रहा हूं, ताकि बफ़रिंग का ध्यान रखा जाए, लेकिन मैं शायद उसी के आउटपुट पर श्रृंखला 50 ओम भी जोड़ दूंगा।

— ५२ पर jeep9911

आप हमेशा "शून्य विलंब" घड़ी बफ़र्स का उपयोग कर सकते हैं। सरू 1: 4 और 1: 8 बफ़र्स के लिए एक अच्छा स्रोत था; मैंने पहले उनके 1: 4 सिंगल-एंड वाले का उपयोग 25MHz MII इंटरफेस के लिए किया है।

— akohlsmith

Answer 2

आप प्रत्येक घड़ी के बाहर पंखे के लिए श्रृंखला में एक आर ओम अवरोधक (आर को अपने ट्रेस की विशेषता प्रतिबाधा के साथ बदल सकते हैं) को लगा सकते हैं, fpga में पिन के लिए "जितना संभव हो उतना करीब" और (आंतरिक श्रृंखला रोकनेवाला का उपयोग न करें कि कुछ fpgas प्रस्ताव)। इस तरह से प्रत्येक नोड से परावर्तन स्रोत पर वापस आने पर मर जाएगा, और अन्य इनपुट पर दोहरे ट्रिगर का कारण नहीं होगा।

Comments

मुझे चिंता होगी कि DACS के पास एक सिग्नल के लिए 0 ओम इनपुट प्रतिबाधा होगी जो संभवतः वर्णक्रमीय सामग्री के लिए मध्य या उच्च मेगाहर्ट्ज में है।

— कोर्तुक

डेज़ी-चेन रूटिंग के साथ टीटीएल / सीएमओएस स्रोत के लिए, जमीन पर समाप्ति एक महान विचार नहीं है। आपके घड़ी स्रोत को उच्च राज्य में लगभग 50 एमए आपूर्ति करने की आवश्यकता होगी। वीसीसी / 2 को 50% (या 60 या 70 ट्रेस ज्यामिति के आधार पर 70) के बराबर बराबर देने वाले विभाजन समाप्ति (प्रतिरोधक विभक्त) का उपयोग करना बेहतर होगा।

— फोटॉन

माना। मैंने उत्तर से डेज़ी का पीछा करने वाला विकल्प हटा दिया।

— अपालोफापा

अच्छा विचार। धन्यवाद। मैं DAC चिप के लिए eval बोर्ड योजनाबद्ध को देख रहा था और ऐसा लगता है कि उनके पास सभी डिजिटल इनपुट और घड़ी पर आधारित एक श्रृंखला अवरोधक और एक अवरोधक है। मैंने उसे जोड़ने के बारे में नहीं सोचा था, लेकिन यह एक अच्छा विचार है। <br/> दुर्भाग्य से वे मूल्य प्रदान नहीं करते हैं क्योंकि लाइनें उस बोर्ड पर एक हेडर पर जाती हैं। मैं बाद में मूल्यों के साथ गड़बड़ कर सकता हूं, लेकिन क्या एक अच्छा अनुमानित गणना करने का एक तरीका है? यह देखते हुए कि DAC 5 इंच के भीतर हैं और केबल लगभग समान लंबाई के हैं।

— जीपी 99 11