मेरे MOSFET नाली वोल्टेज ड्रॉप में इस घुटने का क्या कारण है?

अंतिम अद्यतन: एक पहले रहस्यमय शक्ति MOSFET स्विचन तरंग को समझना! @Mario ने यहां मूल कारण को उजागर किया, तथाकथित VDMOS उपकरणों के लिए विशिष्ट, कई शक्ति MOSFETs की विशिष्ट IRF2805।

अद्यतन: एक सुराग मिला! :)

@PeterSmith नीचे टिप्पणी में से एक में MOSFET डेटाशीट में गेट चार्ज चश्मा समझने के लिए एक उत्कृष्ट संसाधन का उल्लेख करता है ।

पृष्ठ 6 पर, दूसरे पैराग्राफ के अंत में, इस विचार का एक संदर्भ है कि स्थिर हो जाता है ( कार्य के रूप में भिन्न होता है ) जब > 0. यह नहीं होता है तंत्र का उल्लेख करें, लेकिन यह मेरे बारे में सोच रहा था कि घुटने पर साथ क्या हो सकता है : $C_{GD}$ $V_{DS}$ $v_{GD}$ $v_{GD}$

और बेटा-ए-बंदूक, यह सही निकलता है जहां 0V से ऊपर उठता है। $v_{GD}$

तो अगर कोई भी यह समझता है कि ड्राइविंग तंत्र क्या है, तो मुझे लगता है कि यह सही उत्तर होगा :)

मैं MOSFET स्विचिंग विशेषताओं का एक करीबी अध्ययन कर रहा हूँ जो स्विचिंग कन्वर्टर्स के मेरे अध्ययन के हिस्से के रूप में हैं।

मैंने एक बहुत ही सरल सर्किट सेट किया है जैसे:

जो सिमुलेशन पर इस MOSFET टर्न-ऑन वेवफॉर्म का उत्पादन करता है:

मिलर पठार में लगभग 20% नाली वोल्टेज ड्रॉप में एक घुटने दिखाई देता है।

मैंने सर्किट बनाया:

और दायरा अनुकरण की काफी पुष्टि करता है:

मेरा मानना है कि मैं "प्री-शूट" बम्प ( चार्ज रनिंग के माध्यम से "बैकवर्ड" को लोड माध्यम से समझता हूं ), लेकिन मुझे इस बात का है कि ड्रेन वोल्टेज ड्रॉप में घुटने के लिए कैसे खाते हैं। $C_{gd}$

क्या MOSFETs के साथ कोई और अनुभवी मुझे समझने में मदद कर सकता है?

— scanny
स्रोत

ठीक है, हाँ, यह तब होता है जब आप फाटक और नाली के बीच समाई का शुल्क लेते हैं। उस समय Ids निरंतर है, कुछ अनुप्रयोगों के लिए अच्छी सुविधा

— ग्रेगरी कोर्नब्लम

Cgd से मिलर इफेक्ट जैसा दिखता है? यदि आप गेट से नाली तक एक 100pF टोपी जोड़ते हैं, तो क्या यह इसे बढ़ा देता है?

— क्रुणाल देसाई

जवाब नहीं पता, लेकिन यह Vishay Siliconix एप्लीकेशन नोट जिसका शीर्षक है "पावर मॉस्फेट बेसिक्स: अंडरस्टैंडिंग गेट चार्ज और इसे स्विचिंग परफॉर्मेंस का आकलन करने में मदद करना" सहायक हो सकता है: vishay.com/docs/73217/73217.pdf

— जिम फिशर

स्विचिंग विश्लेषण के लिए वास्तविक गेट चार्ज (क्यूजी) में गेट प्रतिरोध की संवेदनशीलता है। इसके अलावा, Cgd Vds के फ़ंक्शन के रूप में भिन्न होता है। देखें microsemi.com/document-portal/doc_view/...

— पीटर स्मिथ

एक नोट के रूप में ssny, यह आपके लिए अपने स्वयं के प्रश्न का उत्तर देने के लिए पूरी तरह से मान्य है ... इसके अलावा कुछ अन्य टिप्पणियां क्या सुझा सकती हैं, एक अवरोधक के साथ गेट को चलाने से क्या हो रहा है, यह रोशन करता है। मेरा सुझाव है कि आप चैनल में क्या देखते हैं, बनने से पहले, और उसके बाद और खुद से पूछें कि कैपेसिटेंस कहाँ से उत्पन्न होता है। फिर अपने प्रश्न का उत्तर दें।

— प्लेसहोल्डर

जवाबों:

नाली वोल्टेज की ढलान गेट-ड्रेन कैपेसिटेंस सीजीडी पर निर्भर करती है। गिरते हुए किनारे के मामले में ट्रांजिस्टर को सीजीडी का निर्वहन करना होता है। रोकनेवाला के लिए लोड करंट के अलावा इसमें Cgd से प्रवाहित धारा को भी डुबोना होता है।

यह ध्यान रखना महत्वपूर्ण है कि सीजीडी एक साधारण संधारित्र नहीं है, लेकिन एक गैर-समाई समाई है जो ऑपरेटिंग बिंदु पर निर्भर करता है। संतृप्ति में ट्रांजिस्टर की नाली के किनारे पर कोई चैनल नहीं है और सीजीडी गेट और नाली के बीच ओवरलैप समाई के कारण है। रैखिक क्षेत्र में चैनल नाली की तरफ तक फैला हुआ है और Cgd बड़ा है क्योंकि अब गेट और ड्रेन के बीच चैनल गेट कैपेसिटेंस का बड़ा हिस्सा मौजूद है।

ट्रांजिस्टर के रूप में संतृप्ति और रैखिक क्षेत्र के बीच सीजीडी का मूल्य बदलता है और इसलिए नाली वोल्टेज का ढलान भी।

"डीसी ऑपरेटिंग बिंदु" सिमुलेशन का उपयोग करके LTspice Cgd का उपयोग करके निरीक्षण किया जा सकता है। परिणाम "व्यू / स्पाइस एरर लॉग" का उपयोग करके देखा जा सकता है।

3.92V Cgd के Vgs के लिए लगभग 1.3npF है क्योंकि Vds अधिक है।

   Name:          m1
Model:      irf2805s
Id:          1.70e-02
Vgs:         3.92e+00
Vds:         6.60e+00
Vth:         3.90e+00
Gm:          1.70e+00
Gds:         0.00e+00
Cgs:         6.00e-09
Cgd:         1.29e-09
Cbody:       1.16e-09

4 V के एक Vg के लिए Cgd 6.5 VF के आसपास कम Vds के साथ ज्यादा बड़ा है।

Name:          m1
Model:      irf2805s
Id:          5.00e-02
Vgs:         4.00e+00
Vds:         6.16e-03
Vth:         3.90e+00
Gm:          5.15e-01
Gds:         7.98e+00
Cgs:         6.00e-09
Cgd:         6.52e-09
Cbody:       3.19e-09

अलग-अलग पूर्वाग्रह के लिए Cgd (लेबल Crss) की भिन्नता को डेटशीट से नीचे दिए गए प्लॉट में देखा जा सकता है।

IRF2805 एक VDMOS ट्रांजिस्टर है जो Cgd के लिए एक अलग व्यवहार दिखाता है। से इंटरनेट :

असतत ऊर्ध्वाधर डबल विसरित MOSFET ट्रांजिस्टर (VDMOS) जो लोकप्रिय रूप से बोर्ड स्तर स्विच मोड पावर सप्लाई में उपयोग किया जाता है, में व्यवहार होता है जो उपरोक्त अखंड MOSFET मॉडल की तुलना में गुणात्मक रूप से भिन्न होता है। विशेष रूप से, (i) VDMOS ट्रांजिस्टर का बॉडी डायोड एक मोनोलिथिक MOSFET के सब्सट्रेट डायोड की तुलना में बाहरी टर्मिनलों से अलग तरीके से जुड़ा होता है और (ii) गेट-ड्रेन कैपेसिटेंस (Cgd), नॉन-लीनियरिटी को सरल ग्रेड के साथ मॉडल नहीं किया जा सकता है। अखंड MOSFET मॉडल की समाई। VDMOS ट्रांजिस्टर में, Cgd अचानक शून्य गेट-ड्रेन वोल्टेज (Vgd) के बारे में बदल जाता है। जब Vgd ऋणात्मक होता है, Cgd भौतिक रूप से गेट के साथ संधारित्र आधारित होता है, जैसे कि एक इलेक्ट्रोड और दूसरे इलेक्ट्रोड के रूप में डाई के पीछे नाली। गैर-चालन डाई की मोटाई के कारण यह समाई काफी कम है। लेकिन जब Vgd सकारात्मक होता है, डाई का संचालन होता है और सीजीडी शारीरिक रूप से गेट ऑक्साइड की मोटाई के साथ संधारित्र पर आधारित होता है। परंपरागत रूप से, विस्तृत McFET के व्यवहार की नकल करने के लिए विस्तृत उप-परिपथों का उपयोग किया गया है। एक नया आंतरिक मसाला उपकरण लिखा गया था जो इस व्यवहार को कम्प्यूट गति, अभिसरण की विश्वसनीयता और लेखन मॉडल की सादगी के हित में संलग्न करता है। डीसी मॉडल एक स्तर 1 अखंड एमओएसएफईटी के समान है, सिवाय इसके कि लंबाई और चौड़ाई एक के लिए डिफ़ॉल्ट हो ताकि ट्रांसकनेक्टेशन को सीधे स्केलिंग के बिना निर्दिष्ट किया जा सके। एसी मॉडल इस प्रकार है। गेट-सोर्स कैपेसिटी को स्थिर रूप में लिया जाता है। यदि गेट-सोर्स वोल्टेज को नकारात्मक नहीं चलाया जाता है, तो यह शक्ति MOSFETS के लिए एक अच्छा सन्निकटन पाया गया। गेट-ड्रेन कैपेसिटेंस निम्नलिखित अनुभवजन्य रूप में पाया जाता है:

सकारात्मक Vgd के लिए, Cgd Vgd के अतिपरवलयिक स्पर्शरेखा के रूप में भिन्न होता है। नकारात्मक Vdg के लिए, Cgd Vgd के चाप स्पर्शरेखा के रूप में भिन्न होता है। मॉडल पैरामीटर a, Cgdmax, और Cgdmax गेट ड्रेन कैपेसिटेंस को पैरामीटर करते हैं। स्रोत-ड्रेन कैपेसिटेंस को सोर्स ड्रेन इलेक्ट्रोड से जुड़े बॉडी डायोड के ग्रेडेड कैपेसिटेंस द्वारा सोर्स और ड्रेन रेसिस्टेंस के बाहर सप्लाई किया जाता है।

मॉडल फ़ाइल में निम्नलिखित मान पाए जा सकते हैं

Cgdmax=6.52n Cgdmin=.45n

— मारियो
स्रोत

तो मारियो, आपका विवाद यह है कि यह घुटने संतृप्ति से MOSFET के रैखिक / ट्रायोड संचालन में संक्रमण का प्रतिनिधित्व करता है? मुझे लगता है कि आप सही रास्ते पर हैं, लेकिन मैं उम्मीद करूंगा कि 0.5V या तो, जहां = - के क्रम में बहुत कम में संक्रमण हो सकता है । मुझे लगता है कि > 0 पर चैनल बदलने वाले ड्रेन-एंड की आपकी अंतर्दृष्टि समाई में बदलाव के लिए होगी। अपने सिमुलेशन में दो बिंदुओं पर ध्यान दें 6.5V या तो अलग है। यह परिवर्तन की बात को स्थानीय नहीं

V_{D}

$V_D$

V_{D}

$V_D$

V_{G}

$V_G$

V_{T h r e s h o l d}

$V_{Threshold}$

V_{G D}

$V_{GD}$

V_{d s}

$V_{ds}$

— बनाता है

@ सैकनी - सीजीडी का परिवर्तन एक व्यापक रेंज पर होता है, मैं एक अतिरिक्त सिमुलेशन करने के लिए बहुत ही आलसी था ताकि एक निश्चित Vds के लिए आवश्यक Vgs के सटीक मूल्य का पता लगाया जा सके। यदि आप इसे अपने दम पर करते हैं तो आप देखेंगे कि Cgd पहले से ही लगभग 5V के Vds पर बढ़ना शुरू कर देता है।

— मारियो

मैंने खोज और खोज के बाद अंत में एक संदर्भ के साथ एक उत्तर जोड़ा। मैंने SPICE के साथ सेमीकंडक्टर डिवाइस मॉडलिंग में MOSFET सेक्शन का अध्ययन किया ; मैसोब्रियो, लेकिन इसके लिए कोई प्रत्यक्ष संदर्भ या पैरामीटर नहीं मिला। लेकिन स्पाइस को निश्चित रूप से पता होना चाहिए क्योंकि सिमुलेशन इतनी अच्छी तरह से गुंजाइश का पता लगाता है। मेरे जवाब में वक्र में विभक्ति के बारे में आप क्या सोचते हैं, यह सुनना मुझे अच्छा लगेगा । यह आपके द्वारा जोड़े गए चार्ट में परिलक्षित नहीं होता है, लेकिन यह परिवर्तनों को ध्यान में नहीं रखता है, जैसा दिखता है।

V_{G D} = 0

$V_{GD}=0$

V_{G S}

$V_{GS}$

— स्कैन

@ सेकसी - मैंने एक संदर्भ के एक उद्धरण के साथ एक अपडेट जोड़ा है जो दिखाता है कि इस्तेमाल किए गए वीडीएमओएस ट्रांजिस्टर के मामले में सीजीडी कैसे मॉडलिंग की जाती है।

— मारियो

मिठाई! यह इसे समझाता है! धन्यवाद मारियो! :) आपको संदर्भ कहां मिला?

— स्कैन

अद्यतन: मारियो को ऊपर सही उत्तर मिला, इसलिए इसे केवल ऐतिहासिक हित के लिए छोड़ दिया। यह व्यवहार एक VDMOS होने के साथ सब कुछ करने के लिए लगता है (जैसा कि कई शक्ति MOSFETs मैं इकट्ठा करता हूं), जो समझा सकता है कि सामान्य MOSFET संसाधनों में से कई (जो कि अखंड MOSFETs पर ध्यान केंद्रित करते हैं) ने इस घटना का उल्लेख नहीं किया है।

ठीक है, जैसा कि मैं इसे समझने के बारे में बताने जा रहा था, इंटरव्यू ने मुझे निवाला दिया है:

यह IXYS एप्लीकेशन नोट AN-401 , पेज 3 से है।

इसके पीछे डिवाइस भौतिकी का कोई स्पष्टीकरण नहीं है, लेकिन मैं अभी इसके लिए पर्याप्त संतुष्ट हूं। यह वक्र मेरे द्वारा देखे जा रहे विभ्रम के लिए अच्छा होगा।

चैनल उलटा परत की गतिशीलता के साथ अपने आप को यह समझाने की मेरी कोशिश पहेली में समाप्त हो गई है। जब मैं इसे = रूप में देखने के लिए समझता हूं तो मुझे कोई स्पष्ट संकेत बिंदु दिखाई नहीं देता है । (ये मेरे सबसे अच्छे निष्कर्ष हैं, कुछ ऐसा नहीं जिसे मैंने कहीं पढ़ा है।) ध्यान दें कि मैंने यहाँ का उपयोग किया है ( ), कुछ अपरंपरागत रूप से, यह जानकर कि मैं क्या था को ढूंढ रहा था :) $V_{GS}$ $V_{DS}$ $V_{GD}$ $V_{GS} - V_{DS}$ $V_{GD}=0$

अगर किसी के पास एक संदर्भ है या भौतिकी को अच्छी तरह से जानता है तो ऊपर दिए गए वक्र को समझाने के लिए मैं बहुत आभारी रहूंगा। मैं किसी को भी, जो कर सकते हैं के लिए सही जवाब कुकी दे दूँगा :)

— scanny
स्रोत

मेरा एक सवाल है: ढलान रैखिक क्यों होना चाहिए?

वास्तव में, मिलर पठार के 150 एनएम के दौरान, MOSFET चैनल प्रतिरोध लगभग अनंत से बहुत कम मूल्य पर गिरता है। यहां तक कि यह रैखिक रूप से गिरता है, R = 100 ओम और MOSFET के R DS द्वारा गठित डिवाइडर का आउटपुट वोल्टेज रैखिक नहीं है।

और गेट चार्ज पर आर डीएस की गैर-रैखिक निर्भरता है; आप इसे डेटाशीट में नहीं पा सकते हैं, लेकिन हम जानते हैं कि यह गैर-रैखिक है।

इसलिए यह व्यवहार स्वाभाविक है।

मेरे दिमाग में, आपके पास वास्तव में अच्छा परीक्षण सेट-अप है, हालांकि, वास्तविक पावर सर्किट में 50 ओम स्रोत से पावर MOSFET ड्राइव करना अच्छा नहीं है।

— गुरुजी
स्रोत