क्यों (नहीं) FET गेट पर एक रोकनेवाला डाल दिया?

Question

MOSFET की सुरक्षा के तरीकों के बारे में सोचते समय एक विचार यह था कि गेट के सामने एक अत्यंत उच्च प्रतिरोध लगाया जाए: यह विचार कि वर्तमान को कभी गेट से प्रवाहित नहीं किया जाता है, इसलिए यदि कुछ क्षणिक ने गेट को धमकी दी, तो प्रतिरोध सीमित हो जाएगा वर्तमान, संभवतः FET को जलने से रोकता है।

वास्तव में, MOSFET सुरक्षा पर शोध करते समय मैं इस एकीकृत संरक्षित उत्पाद के पार आया , जिसमें इसकी विशेषताएं "आंतरिक श्रृंखला गेट प्रतिरोध" शामिल हैं, जैसा कि इसके आरेख में दिखाया गया है:

यदि यह विचार सही है, तो सवाल यह है: हमेशा किसी भी एफईटी के गेट से पहले एक मेगाहोम रोकनेवाला क्यों नहीं रखा जाता है?

या वहाँ एक व्यावहारिक कारण है कि एक गेट रोकनेवाला आमतौर पर FET की रक्षा नहीं करेगा ? या क्या इसका कोई प्रतिकूल प्रदर्शन प्रभाव भी हो सकता है?

Comments

अगर कुछ टूट गया है जो FET के बारे में कोई और परवाह करता है - सर्किट बस्ट की अवधि है।

— एंडी उर्फ

ध्यान दें कि आपके द्वारा दिखाया गया आरजी एक सुरक्षा तंत्र के रूप में बेकार है जब तक कि दूसरी जोड़ी (जेनर) डायोड भी मौजूद नहीं है । यह वोल्टेज है जो गेट अलगाव को नष्ट करता है, वर्तमान नहीं।

— राउटर वैन ओइजेन

@Andyaka - मैं क्षणिक घटनाओं को शामिल करने के लिए शिथिल "ब्रेक-डाउन" का उपयोग कर रहा था, जो आदर्श रूप से घटित नहीं होगा, शायद एक सिमुलेशन में दिखाई नहीं देगा, लेकिन जो अभ्यास में दिखाई देते हैं। उदाहरण के लिए, सस्ती बिजली की आपूर्ति जो बहुत चिकनी शक्ति प्रदान नहीं करती है, या यहां तक ​​कि ईएसडी काउंटरमेस भी अपर्याप्त है। यदि सर्किट के सबसे संवेदनशील टुकड़े को क्षणिक ब्रेक-डाउन से बचने के लिए तार दिया जा सकता है, तो अक्सर हम केवल सर्किट को पूर्णता के लिए स्कूपिंग, तनाव-परीक्षण और पुन: इंजीनियरिंग के बजाय काम करना चाहते हैं।

— फीटवेट

Answer 1

गेट स्रोत अनिवार्य रूप से एक संधारित्र है। तो इस उच्च अवरोधक के साथ, इसे चार्ज होने में बहुत लंबा समय लगेगा। MOSFET केवल तभी चालू होगा जब गेट कैपेसिटर को कुछ स्तर (थ्रेसहोल्ड वोल्टेज) से ऊपर चार्ज किया जाता है, इसलिए आपके पास बहुत धीमी स्विचिंग होगी।

गेट ड्राइवरों का उपयोग अक्सर किया जाता है क्योंकि वे गेट कैपेसिटर को जल्दी से चार्ज करने में सक्षम होते हैं (अक्सर 1 ए के ऊपर वर्तमान का उपयोग करते हुए) इसलिए स्विचिंग समय को कम से कम किया जा सकता है।

आप यहां और पढ़ सकते हैं ।

Comments

हाँ बिल्कुल। FET के लिए पुल-अप / डाउन रेसिस्टर्स आमतौर पर <1k जैसे कम साइड पर होते हैं।

— एफ। ब्लॉग्स

जिसका अर्थ यह भी है कि आप "नो मैन्स ज़ोन" में गेट वोल्टेज के साथ अधिक समय व्यतीत करेंगे। सर्किट डिजाइन पर निर्भर करता है, जो आपको समस्याएं पैदा कर सकता है।

— डेविड श्वार्ट्ज

हां, यदि आप उस क्षेत्र में बहुत समय बिताते हैं, तो सबसे अधिक संभावना है कि MOSFET बहुत गर्म हो जाएगा।

— डार्को

Answer 2

गेट पर बड़े प्रतिरोधों ने MOSFET के स्विचिंग को धीमा कर दिया। यह ठीक है जब आप MOSFET को एक स्विच (ON-OFF) के रूप में उपयोग कर रहे हैं, लेकिन जब आप 20kHZ की आवृत्ति और उससे अधिक की गति पर मोटर चला रहे हों, तो गर्मी के नुकसान को कम करने के लिए स्विचिंग तेज होनी चाहिए (तेजी से स्विच करने का मतलब कम बिजली कम खोना)। ध्यान दें कि आप द्वार पर जो अवरोधक देखते हैं, वह केवल MOSFET की रक्षा करने के लिए नहीं है ... यह MOSFET की ड्राइविंग को भी संरक्षित करता है (उदाहरण के लिए: एक माइक्रोकंट्रोलर)। अत्यधिक प्रवाह I / O पिन को प्रभावित और क्षतिग्रस्त कर सकता है।

जैसा कि डार्को ने कहा, MOSFET एक संधारित्र है जब आप इसे गेट की तरफ से देखते हैं। इस संधारित्र को पूरी तरह से चार्ज करने के लिए आवश्यक चार्ज को गेट चार्ज कहा जाता है (आप इसे डेटाशीट में पा सकते हैं)। एक बार चार्ज करने के बाद, MOSFET का प्रतिरोध (RDS) घटकर इसके न्यूनतम हो जाता है। तो आप समझ सकते हैं कि श्रृंखला प्रतिरोध के बिना इस पिन को चलाने की कोशिश करने का मतलब है कि चालक द्वारा उच्च धारा डूब जाएगी / खट्टा हो जाएगा (संधारित्र को चार्ज करते समय वर्तमान में दबाव के रूप में)।

Comments

"यह मस्जिद को चलाने वाले एक कोड़े से भी बचाता है" - मैं कहूंगा कि, वास्तव में, यह ओवरवॉल्टेज ज़ेनर की रक्षा करता है, और संभवतः जो भी नाली में बैठता है।

— जिमीबी

डेटशीट में, इस रेज़िस्टर को एक फ़ीचर के रूप में माना जाता है: "इंटरनल सीरीज़ गेट रेसिस्टेंस"। यह मस्जिद 4V पर आरडी ~ 150mOHM के साथ कम वोल्टेज के साथ संचालित करने का इरादा है। सुविधा का मतलब है कि उपयोगकर्ता इस मच्छर को सीधे एक कम-वर्तमान ड्राइवर जैसे कि माइक्रोकंट्रोलर आउटपुट पिन बफर से ड्राइव कर सकता है। आपका पूर्ण अधिकार है कि यह ज़ेनर की सुरक्षा भी करता है और वर्तमान को क्लैम्पिंग करते हुए नाले तक सीमित करता है।

— फेल्ब

आप सही हे। आर नाली में ओवरवॉल्टेज से आईओ पिन को भी बचाता है!

— जिमीबीबी

Answer 3

$\Omega$

यह वास्तव में गेट चार्ज अधिक होने पर स्विचिंग को धीमा कर देता है, जैसे कि 15 वी 1.5 ए के लोड के साथ स्विचिंग समय 1.6 मिमी न्यूनतम। असममित स्विचिंग समय का तात्पर्य है कि वे वास्तव में 'ऑन' समय की गति को रोकने के लिए अवरोधक के बीच एक डायोड हो सकते हैं। क्लैंपिंग करते समय डायोड रिवर्स-बायस्ड हो जाएगा, जैसा कि नीचे बताया गया है।

एक बड़ा मूल्य रोकनेवाला वैसे भी गेट की रक्षा नहीं करेगा, यह एक स्थायी ब्रेकडाउन और इन्सुलेशन क्षति है, जो डायोड ब्रेकडाउन की तरह नहीं है। यही कारण है कि ईएसडी जेनर डायोड को गेट लीड पर रखा जाता है, ताकि अत्यधिक गेट-सोर्स वोल्टेज को रोका जा सके।

तो, किसी भी अवरोधक को वहां क्यों पूछा जाए? खैर यह इतना है अन्य (ओवरवॉल्टेज) zeners अपनी बात कर सकते हैं। सबसे खराब स्थिति की कल्पना करें और हम गेट को स्रोत तक ले जाते हैं, और फिर उदासी से डीएस के टूटने की प्रतीक्षा में (कुछ बाहरी भार के माध्यम से) नाली पर वोल्टेज बढ़ाते हैं। जब जेनर डायोड के माध्यम से करंट कुछ mA से अधिक हो जाता है तो MOSFET चालू हो जाता है और ओवरवॉल्टेज को क्लैंप कर देता है।

पावर MOSFET आमतौर पर ESD के लिए बहुत संवेदनशील नहीं हैं, क्योंकि बड़े गेट कैपेसिटेंस के कारण। गेट वास्तव में 50V-100V जैसी किसी चीज पर टूट जाता है, आमतौर पर गेट तक पहुंचने के लिए बहुत अधिक ऊर्जा होती है। RF MOSFETs जैसे छोटे MOSFETs तुलना में ESD के प्रति बहुत संवेदनशील हैं। हालांकि, ईएसडी का विशिष्ट मानव शरीर मॉडल मामूली रूप से बड़ी शक्ति MOSFET गेट को भी नुकसान पहुंचाने के लिए पर्याप्त है।

Comments

~ 9ohms संभवत: धातु से गेट टंगस्टन नाइट्राइड परत तक जंक्शन प्रतिरोध है।

— बी डायनान

@bdegnan यह आंतरिक योजनाबद्ध में Rg के समान नाम के साथ एक बाहरी अवरोधक का मान प्रतीत होता है।

— स्पेरो पेफेनी

Answer 4

एक MOSFET गेट के सामने एक श्रृंखला रोकनेवाला लगाने का एक और कारण है - जानबूझकर स्विचिंग धीमा करना। यह सर्किट में कम दरों को कम करने में मदद करता है और इसलिए आयोजित और विकिरणित उत्सर्जन को कम कर सकता है, जो एक उपयोगी ईएमसी तकनीक हो सकती है।

हालांकि, स्पष्ट होना कि पूरी तरह से है नहीं क्या बाधा से पता चला के लिए शामिल किया गया है - है कि वहाँ के रूप में दूसरों का उल्लेख किया है, सुरक्षित संचालन क्षेत्र में clamping zeners रखने के लिए। इसके अलावा, ध्यान दें कि स्विचिंग किनारों को धीमा करने से सर्किट के प्रदर्शन पर नकारात्मक प्रभाव (किनारों पर स्विचिंग किनारों पर थर्मल नुकसान में वृद्धि) होता है - जैसे कि इस तकनीक का कोई भी उपयोग एक समझौता है।

Answer 5

यदि एक जेनर डायोड का उपयोग MOSFET की Vgs रेटिंग से कम करने के लिए गेट सोर्स वोल्टेज को सीमित करने के लिए भी किया जाता है तो एक गेट सीरीज़ रेसिस्टर का उपयोग किया जा सकता है। विशिष्ट रेटिंग 20 वी है, और 10 वी या 15 वी जेनर का उपयोग किया जाएगा।

तेजी से चालू / बंद करने के लिए, एक छोटे संधारित्र को रोकनेवाला के साथ समानांतर में रखा जा सकता है। संधारित्र मानकर शुरू में छुट्टी दे दी जाती है। जब आप FET चालू करते हैं, तो संधारित्र के माध्यम से प्रवाह होगा और संधारित्र और FET के इनपुट समाई के बीच लगभग तात्कालिक प्रभार विभाजन होगा। एफईटी तुरन्त चालू हो जाएगा। गति पर आपकी बारी लगभग समान होगी यदि गेट ड्राइव वेवफॉर्म के किनारे के दौरान संधारित्र छोटा था तो क्या होगा। यही प्रभाव टर्नऑफ में काम करता है।

गेट चार्ज डिवीजन निम्नानुसार काम करता है। संधारित्र के पार गेट वोल्टेज और वोल्टेज को मानकर शुरू में 0 हैं तो चालू करें ...

V_c = Qg / C_drive
Vgs = V_drive - V_c_drive

V_drive गेट ड्राइव वोल्टेज है।
Qg कुल गेट चार्ज है जो दिए गए Vgs = V_drive
C_drive के लिए FET डेटाशीट में सूचीबद्ध है, जो ड्राइव रेसिस्टर के समांतर कैपेसिटर है।
Vgs FET गेट सोर्स वोल्टेज है।
V_c_drive स्विच के बाद C_drive में वोल्टेज है।

उदाहरण के लिए यदि आप 10V ड्राइव सिग्नल के साथ 10nF संधारित्र के माध्यम से FET चलाते हैं, और VGS = 10V पर कुल गेट चार्ज 1nC था, तो संधारित्र चार्ज होगा ...

V_c_drive = 1nC / 10nF = 0.1V
Vgs = 10V - 0.1 वी = 9.9 वी

ध्यान दें कि यह एक सन्निकटन है क्योंकि Vgs 10V नहीं है इसलिए Qg वास्तव में मान लिया गया है।

समानांतर गेट रोकनेवाला का प्रभाव हमेशा संधारित्र 0V में वोल्टेज बनाने के लिए होता है। तो स्विच के बाद संधारित्र वोल्टेज धीरे धीरे R * C समय की दर से 0.1V से 0V तक गिर जाएगा। एक टर्न ऑफ साइकल में यह चार्ज दूसरे तरीके से विभाजित होता है इसलिए अंतिम संधारित्र वोल्टेज -0.1V होगा जब इसे उसी ओर उन्मुखीकरण के साथ मापा जाता है।

ध्यान दें कि आपको FET को बंद करने से पहले संधारित्र के निर्वहन की प्रतीक्षा नहीं करनी चाहिए। यदि आप FET को चालू और फिर बंद करने के लिए चार्ज डिवीजन को बंद करना चाहते हैं, तो चालू करने के दौरान जो हुआ उसे ठीक से रद्द कर देंगे और संधारित्र वोल्टेज चक्र के अंत में लगभग 0 होगा।

संधारित्र मान इतना बड़ा होना चाहिए कि वांछित ड्राइव वोल्टेज पर FET का कुल गेट चार्ज केवल एक छोटा संधारित्र वोल्टेज देता है, लेकिन इतना छोटा है कि यह बहुत क्षणिक ऊर्जा नहीं होने देगा। आमतौर पर आपके पास C_drive> Qg / 1V होना चाहिए।

आपके द्वारा उपयोग किए जाने वाले प्रतिरोध की मात्रा MOSFET डेटाशीट के साथ-साथ आपके जेनर लीकेज में सबसे खराब स्थिति गेट लीकेज करंट पर निर्भर करती है। महत्वपूर्ण बिंदु यह है कि श्रृंखला के रिसाव का कुल रिसाव तापमान पर MOSFET थ्रेशोल्ड वोल्टेज से बहुत कम होना चाहिए।

उदाहरण के लिए यदि आपका FET थ्रेशोल्ड वोल्टेज 3V है तो R * leakage_current 3V से बहुत कम होना चाहिए। बिंदु को रोकने के लिए रिसाव को रोकने और एक डीसी पूर्वाग्रह बनाने से रोकना है जो गलत समय पर FET को चालू या बंद रखता है।

अधिकांश FETs अपने डेटाशीट में 1uA अधिकतम के तहत एक गेट रिसाव की सूची देते हैं। अधिकांश zeners कई यूए लीक करते हैं और रिसाव तापमान के साथ तेजी से बढ़ता है। इसलिए अधिकांश गेट के रिसाव के लिए जेनर खाता है। तो 100K या 10K शायद मेरी राय में 1MEG से अधिक उपयुक्त है।

Comments

दूसरे शब्दों में: हाँ , अवरोधक गेट को संक्रमण से बचा सकता है, और यह बिना FET के प्रदर्शन को बाधित किए बिना भी कर सकता है यदि एक संधारित्र को गेट के समानांतर तार दिया जाता है? यदि आप अपने विस्तृत पैराग्राफ को स्पष्ट कर सकते हैं - तो मैं इसे एक विस्तृत उदाहरण के साथ उत्तर के रूप में स्वीकार करने के लिए इच्छुक हूं । जैसा कि वर्तमान में कहा जाता है कि मैं (वीटी बनाम तापमान) रिसाव (वर्तमान रिसाव प्रतिरोध) के संबंध का पालन नहीं करता हूं।

— फीटवेट

नहीं नहीं नहीं। जब तक यह राक्षस शक्ति वाला भ्रूण नहीं होगा तब तक भ्रूण के गेट का रिसाव यूए नहीं होगा या इसमें बिल्ट-इन जेनर प्रोटेक्शन है (जो बहुत कम एफईटी है)। जेनर के बिना, उद्यान विविधता एफईटी में रिसाव का एनए होगा। लेकिन उस एक विस्तार के अलावा अच्छा जवाब।

— mkeith

यहां तक ​​कि संधारित्र के साथ, मस्जिद का प्रदर्शन प्रभावित होगा। लेकिन यह ठीक हो सकता है अगर स्विचिंग की मध्यम गति की आवश्यकता होती है। समय निरंतर को प्रतिरोधक और उस संधारित्र द्वारा परिभाषित किया जाएगा। यदि आप इतनी तेजी से स्विच करते हैं कि संधारित्र चार्ज होगा (क्योंकि यह धीरे-धीरे केवल उच्च मूल्य के अवरोध को गर्तित करता है) और गेट पर वोल्टेज को सीमित करेगा। यदि आप धीमी गति से स्विच करते हैं, तो इसका निर्वहन करने का समय होगा और यह प्रभावित होगा ऋणात्मक होगा।

— डार्को

@Darko। मैं इससे असहमत हूं। टर्न-ऑन या टर्न-ऑफ एज से पहले और बाद में एक उचित आकार के संधारित्र के पास लगभग 0V होगा। संधारित्र का उद्देश्य अवरोधक को चालू / बंद किनारों के दौरान अप्रासंगिक बनाने से रोकना था। तो FET सामान्य गति से चालू होगा जैसे कि संधारित्र एक छोटा था। संधारित्र के साथ समानांतर में रोकनेवाला हमेशा संधारित्र वोल्टेज को 0V तक ले जाएगा, इसलिए यह किसी भी महत्वपूर्ण मूल्य पर चार्ज नहीं करेगा।

— user4574

@ फीटवेट। स्पष्ट करने के लिए, संधारित्र को गेट ड्राइव रेसिस्टर आरजी के साथ समानांतर में वायर्ड किया जाता है (गेट / स्रोत टर्मिनलों के समानांतर नहीं)। NID9N05CL जैसे आंतरिक अवरोधक वाले डिवाइस के मामले में Rg के साथ संधारित्र को जोड़ना संभव नहीं है क्योंकि एक पक्ष डिवाइस के अंदर छिपा हुआ है, लेकिन बाहरी आरजी जोड़ते समय संधारित्र का उपयोग करना संभव है।

— user4574