सिंगल इवेंट अपसेट अब न अंतरिक्ष की चीज़ हैं और न ही विमान; हम उन्हें सतह पर एक दशक से देख रहे हैं, शायद अब तक दो।
जैसा कि उल्लेख किया गया है, कम से कम अंतरिक्ष अनुप्रयोगों में हम ट्रिपल वोटिंग का उपयोग करके अपसेट करते हैं (प्रत्येक बिट वास्तव में तीन है, और दो तिहाई वोट जीतता है, इसलिए यदि कोई ऐसा है जो अन्य दो को बदल देगा तो यह कवर होगा।) और फिर ECC या EDAC , स्क्रबर्स के साथ जो सिंगल इवेंट अपसेट्स को साफ करने के लिए अनुमानित सिंगल इवेंट अपडेट रेट की तुलना में अधिक रैम की दर से चलते हैं (जो वास्तव में दो तिहाई वोट को गलत तरीके से धकेलते हैं)।
फिर कुल खुराक है; समय के साथ सामग्री बस काम करने के लिए बहुत अधिक रेडियोधर्मी हो जाती है, इसलिए आप वाहन के जीवन को पार करने के लिए पर्याप्त सामग्री का उपयोग करते हैं। ऐसा कुछ नहीं है जिसकी हम सामान्य रूप से सतह पर चिंता करते हैं। (और latchup) समानांतर में तीन / एकाधिक सेट तर्क का उपयोग करना / पारंपरिक रेड-हार्ड तकनीक का उपयोग नहीं करने का प्रयास करने का एक तरीका है, और अच्छी तरह से, आप पा सकते हैं कि कितनी अच्छी तरह से काम कर रहा है।
वे लोग जो यह जानते थे कि अंतरिक्ष के लिए सामान कैसे बनाया जाता है, अधिकांश भाग सेवानिवृत्त या स्थानांतरित हो जाते हैं, इसलिए हमारे पास अब अंतरिक्ष कचरा बनाने के लिए कई कार्यक्रम हैं। या हर किसी को काम करने की कोशिश करने और नियंत्रित री-एंट्री और बर्नअप करने के बजाय, धरती के भीतर के उत्पादों की तरह अंतरिक्ष का इलाज करना, अब हम हर नक्षत्र के बाहर अंतरिक्ष कचरे की एक निश्चित राशि की उम्मीद करते हैं।
हम सतह पर अपसेट देखते हैं। आपके द्वारा खरीदी गई कोई भी मेमोरी स्टिक ( DRAM ) में FIT, Failures In Time, और इसमें RAM वाली कोई भी चिप (सभी प्रोसेसर, कई अन्य), FIT स्पेक के साथ-साथ RAM (SRAM) ब्लॉक भी होंगे। रैम अधिक सघन है और छोटे ट्रांजिस्टर का उपयोग करता है, इसलिए यह आंतरिक रूप से निर्मित या बाहरी परेशान करने के लिए अधिक संवेदनशील है। अधिकांश समय हम ध्यान नहीं देते हैं या ध्यान नहीं देते हैं क्योंकि हम जिस मेमोरी का उपयोग डेटा के लिए करते हैं, वीडियो देखना, आदि लिखा जाता है, वापस पढ़ा जाता है और उपयोग नहीं किया जाता है इससे पहले कि यह एक परेशान होने के लिए लंबे समय तक बैठता है। कुछ मेमोरी, जैसे कोई प्रोग्राम या कर्नेल धारण करना, अधिक जोखिम भरा है। लेकिन हम लंबे समय से अपने कंप्यूटर को रिबूट करने या अपने फोन को रीसेट / रिबूट करने के विचार के लिए उपयोग करते हैं (कुछ फोन / ब्रांड आपको नियमित रूप से बैटरी को समय-समय पर निकालना होगा)। ये अपसेट थे या ख़राब सॉफ्टवेयर या संयोजन?
आपके व्यक्तिगत उत्पाद की FIT संख्या उस उत्पाद के जीवन को पार कर सकती है, लेकिन एक बड़े सर्वर फ़ार्म को ले लें, आप सभी RAM या चिप्स या जो कुछ भी और MTBF वर्षों या आदेशों से पिछले दिनों, कहीं दिनों या घंटों के लिए जाते हैं, में कारक खेत। और आपके पास उन लोगों के लिए ईसीसी है जो आप कर सकते हैं। और फिर आप किसी कार्य को पूरा करने में विफल रहने वाली मशीनों या सॉफ़्टवेयर को कवर करने के लिए विफलताओं के साथ प्रसंस्करण भार वितरित करते हैं।
ठोस राज्य भंडारण की इच्छा, और कताई मीडिया के कदम ने इससे संबंधित एक समस्या पैदा की है। SSDs (और अन्य गैर-वाष्पशील भंडारण) के लिए उपयोग किया जाने वाला भंडारण तेज और सस्ता पाने के लिए, हम EDAC पर निर्भर और निर्भर होने की तुलना में बहुत अधिक अस्थिर है, क्योंकि हम इसके बिना डेटा खो देंगे। वे बहुत सारी अतिरिक्त बिट्स को फेंक देते हैं और पूरी चीज को ग्रहण करते हैं, जो कि भंडारण की गति, लागत और दीर्घायु को संतुलित करने के लिए गणित करते हैं। मैं हमें पीछे मुड़कर नहीं देखता; लोग हर जगह अधिक गैर-वाष्पशील भंडारण चाहते हैं जो एक छोटे पैकेज में फिट बैठता है और उत्पाद की कीमत पर हावी नहीं होता है।
जहां तक सामान्य सर्किट जाते हैं, डिजिटल सर्किट के लिए ट्रांजिस्टर का उपयोग करने के शुरुआती दिनों से लेकर वर्तमान तक, हम ट्रांजिस्टर के रैखिक भाग से गुजरते हैं और इसे स्विच के रूप में उपयोग करते हैं, हम इसे रेल के बीच बैठाते हैं ताकि यह चिपक सके। । आपकी दीवार पर प्रकाश स्विच की तरह, आप इसे आधे से अधिक तरीके से फ्लिप करते हैं, एक वसंत बाकी की मदद करता है और इसे वहां रखता है। यही कारण है कि हम डिजिटल का उपयोग करते हैं और रैखिक क्षेत्र में रहने की कोशिश नहीं करते हैं; उन्होंने जल्दी प्रयास किया, लेकिन असफल रहे। वे कैलिब्रेटेड नहीं रह सकते थे।
इसलिए हम बस ट्रांजिस्टर को उसकी रेल में पटक देते हैं और एक सिग्नल के दोनों किनारे अगले घड़ी चक्र द्वारा व्यवस्थित हो जाएंगे। महान दर्द उठाए जाते हैं, और वर्तमान उपकरण काफी बेहतर होते हैं, जैसा कि वे चिप डिजाइन के विश्लेषण को करने में करते थे, यह देखने के लिए कि डिजाइन द्वारा समय पर मार्जिन है। फिर प्रत्येक वफ़र (और / या पैकेजिंग के बाद) पर प्रत्येक परीक्षण का परीक्षण, यह देखने के लिए कि प्रत्येक चिप अच्छा है।
चिप तकनीक प्रयोगों पर आधारित आँकड़ों पर बहुत निर्भर करती है। जब आप अपने सीपीयू को ओवरक्लॉक करते हैं, तो अच्छी तरह से आप उस मार्जिन को आगे बढ़ा रहे हैं, विज्ञापित घड़ी की दर, तापमान आदि के भीतर रहें और आपकी संभावना समस्या होने की संभावना काफी कम है। एक 3 गीगाहर्ट्ज़ xyz प्रोसेसर केवल एक 4 गीगाहर्ट्ज चिप है जो 4 गीगाहर्ट्ज पर विफल रहा लेकिन 3 गीगाहर्ट्ज पर पारित हुआ। भागों को गति मूल रूप से एक उत्पादन लाइन से वर्गीकृत किया जाता है।
फिर चिप्स या बोर्ड के बीच संबंध होते हैं, और उन समस्याओं के साथ-साथ समस्याओं के अधीन होते हैं, और उन इंटरफेस पर त्रुटि को कम करने के लिए मानक और बोर्ड डिजाइन आदि बनाने में बहुत समय और प्रयास चलते हैं। यूएसबी , कीबोर्ड, माउस, एचडीएमआई , एसएटीए , और इसी तरह। साथ ही बोर्ड पर सभी निशान। बोर्ड पर आपके पास क्रॉसस्टॉक मुद्दे हैं; फिर से, बहुत सारे उपकरण उपलब्ध हैं यदि आप उन्हें उपयोग करने के साथ-साथ पहली बार में समस्याओं से बचने का अनुभव करते हैं, लेकिन फिर भी एक और तरीका है जहां हम नहीं देख सकते हैं और शून्य पूरी तरह से लगे हुए हैं।
कोई भी तकनीक, यहां तक कि अंतरिक्ष भी सही नहीं हैं। इसे केवल काफी अच्छा होना चाहिए, उत्पाद के पर्याप्त प्रतिशत को उत्पाद के अपेक्षित जीवन काल के लिए पर्याप्त होना चाहिए। स्मार्ट फोन के कुछ प्रतिशत को कम से कम दो साल बनाने हैं, और यह वह है। पुरानी ढलाई या तकनीक में अधिक प्रायोगिक डेटा है और यह अधिक विश्वसनीय उत्पाद का उत्पादन कर सकता है, लेकिन यह धीमा है, और नए डिजाइन नहीं हो सकते हैं, इसलिए आप वहां जाते हैं। काटने की धार बस इतनी है कि, सभी के लिए एक जुआ।
आपके विशिष्ट प्रश्न के लिए, एक संकेत के प्रत्येक छोर पर ट्रांजिस्टर को उनके रैखिक क्षेत्र के माध्यम से जल्दी से धकेल दिया जाता है और एक रेल में झुक जाता है। विश्लेषण हर जुझारू पथ पर किया जाता है ताकि यह निर्धारित किया जा सके कि यह पथ के अंत में घड़ी से पहले बस जाएगा, ताकि इसे सही मायने में शून्य या एक बना दिया जाए। विश्लेषण प्रयोगों पर आधारित है। किसी उत्पाद लाइन के पहले चिप्स को डिज़ाइन की सीमाओं से परे धकेल दिया जाता है, यह निर्धारित करने के लिए कि डिजाइन में मार्जिन है , schmoo प्लॉट बनाए जाते हैं। प्रक्रिया पर बदलाव किए जाते हैं और / या व्यक्तिगत उम्मीदवार पाए जाते हैं जो धीमी और तेज चिप्स का प्रतिनिधित्व करते हैं। यह एक जटिल प्रक्रिया है और कुछ में अधिक सामग्री है, कुछ में कम है, तेजी से चल रही है लेकिन अधिक ऊर्जा का उपयोग कर रही है या धीमी गति से चल रही है, आदि।
आप उन लोगों को भी हाशिये पर धकेल देते हैं। और मूल रूप से एक गर्म फजी लग रहा है कि डिजाइन उत्पादन में जाने के लिए ठीक है। JTAG / सीमा स्कैन का उपयोग प्रत्येक लैच की गई अवस्था के बीच चिप्स के माध्यम से यादृच्छिक पैटर्न को चलाने के लिए किया जाता है यह देखने के लिए कि कॉम्बिनेशन पथ सभी एक डिजाइन के लिए ठोस हैं। और जहां चिंताएँ हैं, कुछ निर्देशित कार्यात्मक परीक्षण भी हो सकते हैं। यह सुनिश्चित करने के लिए कि उत्पाद अच्छा है, पहले सिलिकॉन और शायद यादृच्छिक परीक्षण का आगे परीक्षण। यदि / जब विफलताएं होती हैं, तो यह आपको उत्पादन लाइन पर अधिक कार्यात्मक परीक्षणों पर वापस धकेल सकती है। यह आँकड़ों / प्रतिशत पर बहुत अधिक निर्भर है। 1/1000000 बुरे लोग ठीक हो सकते हैं या 1/1000 या जो भी हो; यह इस बात पर निर्भर करता है कि आप कितना सोचते हैं कि आप उस चिप का उत्पादन करेंगे।
भेद्यताएँ यहाँ और अन्य के साथ उल्लिखित हैं। सबसे पहले चिप ही, डिज़ाइन और प्रक्रिया कितनी अच्छी थी, मार्जिन के कितना करीब है यह खरीदे गए उत्पाद में एक विशिष्ट चिप का सबसे कमजोर रास्ता है। यदि किनारे के करीब भी है तो तापमान में बदलाव या अन्य समय की समस्या पैदा कर सकता है और बिट्स उन डेटा को कुतर देगा जो एक या शून्य में नहीं बसे हैं। फिर सिंगल इवेंट अपसेट होते हैं। और फिर शोर है। फिर से सामान पहले ही उल्लेख किया ...