मैं इसका संक्षेप में उत्तर देने की कोशिश करूंगा, लेकिन इस प्रकार के प्रश्न के लिए एक महान संसाधन एरिक बोगैटिन का सिग्नल और पावर इंटीग्रिटी - सिम्पीफाइड है ।
आपने कई बहुत उच्च गति प्रोटोकॉल सूचीबद्ध और वर्णित किए हैं, जिनमें सैकड़ों पिकोसॉकोंड रेंज में सिग्नल एज दर हैं। इसका मतलब यह है कि सिर्फ दो इंच के निशान को भी विद्युत रूप से लंबा माना जा सकता है , और यह है कि इन ट्रांसमिशन चैनलों को ट्रांसमिशन लाइनों के रूप में रूट किया जाना चाहिए ।
बहुत, रखो बहुत संक्षेप में, (एक SerDes के इनपुट / आउटपुट पर सीरियल ट्रांसीवर) एक उच्च गति चालक को एक ज्ञात प्रतिबाधा के साथ एक संचरण लाइन पेश की अनुमति देता है डेटा के संचरण deletrious संकेत प्रतिबिंब है कि सफल संचार के साथ हस्तक्षेप कर सकते हैं बिना कि लाइन पार करते हैं। यह इंटरसेम्बल इंटरफेरेंस (ISI), क्रॉस्टल्टक, अतिरिक्त जटर रेंडरिंग UI (यूनिट इंटरवल) अनुपयोगी और कई अन्य प्रभावों के रूप में प्रकट हो सकता है। याद रखें कि इनमें से कुछ प्रोटोकॉल (जैसे PCIe) कम लागत वाले FR-4 पर पारंपरिक तांबा पर 8GT / s से अधिक में धकेल रहे हैं; ऐसा करने के लिए, डिजाइनरों को डेटा ट्रांसमिशन के लिए एक उच्च गुणवत्ता वाला चैनल प्रदान करने के लिए सभी को करने के लिए ध्यान रखना चाहिए।
एक दिया प्रोटोकॉल (या विनिर्देश) आम तौर पर एक वांछित विशेषता प्रतिबाधा को सूचीबद्ध करता है । एक उदाहरण के रूप में, इंटेल अपने एक्सोन प्लेटफार्मों के लिए पीसीआई एक्सप्रेस के निशान को "100 ओम अंतर जोड़े" के रूप में रूट करने का अनुरोध कर सकता है। इसका मतलब है कि उन्होंने अपने पीसीआई एक्सप्रेस ट्रांसीवर्स को योग्य और डिज़ाइन किया है ताकि डेटा ट्रांसफर के लिए 100 ओम की विशेषता प्रतिबाधा ट्रांसमिशन लाइन की उम्मीद की जा सके। USB के लिए सामान्यतः 90 ओम की आवश्यकता होती है, RS-422 120 ओम हो सकता है, और ईथरनेट 100 ओम है। मैं इस पोस्ट में सिंगल-एंडेड ट्रांसमिशन लाइन संरचनाओं में नहीं जा रहा हूं, लेकिन जैसा कि नीचे टिप्पणियों में उल्लेख किया गया है, लगभग एक पहले आदेश के लिए, आप संरचनाओं के प्रत्येक 'आधे' के नीचे आधे जोड़ी प्रतिबाधा के रूप में विचार कर सकते हैं।
अब, एक पारंपरिक FR-4 PCB पर ट्रांसमिशन लाइन संरचना बनाने के लिए (इस सामान को सस्ती रखने के लिए!), हमारे पास कई विकल्प हैं। अंतर के निशान के लिए, हमारे पास कई विकल्प हैं। मान लीजिए कि आपके निशान ऊपर या नीचे की परत पर हैं - विकल्प एक किनारे-युग्मित माइक्रोस्ट्रिप है (मेरे पास जो चित्र है वह 'लेपित' है, जहां मिलाप-मुखौटा इसके ऊपर है। तकनीकी रूप से , वहाँ किनारे-युग्मित लेपित है, और किनारे-युग्मित है। ऊपरी / निचले परत विकल्पों के लिए सतह - वास्तव में उच्च आवृत्ति आरएफ काम के लिए, यहां तक कि सोल्डर-मास्क की उपस्थिति एक मुद्दा हो सकती है)।
इसके नीचे रिटर्न प्लेन की दूरी के आधार पर, दो लाइनों के बीच अंतर और प्रत्येक पंक्ति की चौड़ाई, आपका पीसीबी फैब आपको एक संरचना प्रदान कर सकता है जो लक्ष्य प्रतिबाधा प्रस्तुत करता है।
अब, मान लीजिए कि आप एक आंतरिक परत पर हैं। यहाँ उपयोग की जाने वाली संरचना आम तौर पर किनारे-युग्मित एम्बेडेड माइक्रोस्ट्रिप है :
पहले वाले की तरह, यह भी निकटतम संदर्भ विमान की दूरी का कारक है। बहुत सारे डिजाइनर विकिरण उत्सर्जन को कम करने के लिए तांबे के विमानों के 'मुक्त' परिरक्षण से लाभ के लिए आंतरिक परतों पर अपने उच्च गति वाले जोड़े को दफनाने का पक्ष लेते हैं। एज-कपल्ड ऑफ़सेट स्ट्रिपलाइन का उपयोग तब किया जाता है जब आपके पास दो प्लेन परतों के बीच सिग्नल लेयर सैंडविच होती है:
इन डिफरेंशियल स्ट्रक्चर को पाने के लिए , आप अपने PCB फैब्रिकेशन हाउस से संपर्क करें और उन्हें बताएं कि आपके द्वारा खोजे जा रहे डिफरेंशियल इम्प्लिमेंट - यह PCB स्टैक-अप डिजाइन प्रोसेस का हिस्सा है। निर्माण गृह कोर और पूर्व-पूर्व सामग्रियों के लिए उनके द्वारा उपयोग की जाने वाली वास्तविक सामग्री (जिसमें अलग-अलग एर मान हैं) चलाता है, और आपके डिजाइन उपकरण में अनुसरण करने के लिए ज्यामितीय सेट के साथ आपके पास वापस आता है, उदाहरण के लिए ( वास्तविक संख्या नहीं ) 0.2 मिमी 100 ओम प्रतिबाधा +/- 10% "के लिए परत 1 और 8 पर 0.15 मिमी रिक्ति के साथ मोटी निशान।" फिर आप इन मूल्यों को अल्टियम में इनपुट करते हैं, और यह समझदारी से सुनिश्चित करेगा कि जब आप उन जोड़े को रूट करते हैं जिन्हें आपने अंतर के रूप में बुलाया है, तो वे उन गवाहों का पालन करते हैं।
डिज़ाइन के अनुसार, जब आप अपने पीसीबी को अपनी दुकान से बनाते हैं और उन्हें डिज़ाइन किए गए स्टैक-अप को भेजते हैं, तो उन निशानों के परिणामस्वरूप वांछित विशेषता प्रतिबाधा होगी। आपको प्रतिबाधा कूपन का अनुरोध करना चाहिए , जो आम तौर पर सरणी के बाहरी हिस्से से आपके पीसीबी का एक टुकड़ा होता है, जहां ट्रांसमिशन लाइन की एक डुप्लिकेट संरचना बनाई गई है, और आपको वास्तविक प्रदान करने के लिए एक टीडीआर (टाइम-डोमेन रिफ्लेक्टोमीटर) का उपयोग किया जाता है। प्रतिबाधा का निर्माण। ठेठ सहिष्णुता लगभग 10% है ।
लंबाई-मिलान अंतर प्रतिबाधा को प्रभावित नहीं करता है और प्रोटोकॉल से प्रोटोकॉल में भिन्न होता है। इंट्रा-पेयर तिरछा (P से N) और अंतर-पेयर / इंटर-लेन तिरछा (यानी PCIe Tx लेन 0 से 1 तक) तिरछा है, जहाँ बाद वाला आमतौर पर पूर्व की तुलना में बेमेल अधिक सहिष्णु होता है। यह वह चीज है जिसे आप आमतौर पर निर्माता विनिर्देश को पूरा करने के लिए जोड़े के सदस्यों को प्राप्त करने के लिए मेन्डियरिंग या सर्पिन मार्ग को जोड़ने के लिए अंत के पास विश्लेषण करते हैं। मैं एक स्क्रिप्ट का उपयोग करता हूं जो एक्सेल में कच्ची शुद्ध लंबाई को डंप करता है, और फिर सशर्त स्वरूपण मुझे यह बताने के लिए कि मैं मीटिंग मीटिंग में कैसे कर रहा हूं (कुछ हद तक redacted - यह एक मॉड्यूल वाला बोर्ड है जिसमें कुछ गलत मिलान है, और एक वाहक पीसीबी जिसमें गलत मिलान है):
और यहाँ मेरे विक्रेता की सिफारिशों के आधार पर 100 ओम अंतर जोड़े के लिए अल्टियम सेट-अप का एक उदाहरण है:
यहां कुछ अन्य युक्तियां दी गई हैं, जो इस तरह से उठाए गए हैं जो आपको किसी विशेष क्रम में मदद कर सकते हैं:
- एक निर्माता से गलत मिलान के लिए एक सहनशीलता को देखते हुए, यदि संभव हो तो इसे आधा करके शुरू करें। पीसीआई एक्सप्रेस जैसे मामले में जहां आपके पास एक होस्ट पीसीबी और एक वाहक पीसीबी है, यह (इस प्रकार) दोनों के बीच सहिष्णुता को विभाजित करता है।
- अंतर अवरोधों के साथ एक बोर्ड बनाते समय, "डी-कोड्स" का उपयोग करें। विभिन्न बाधाओं के बीच अंतर करने के लिए ट्रेस चौड़ाई में हंड्रेथ्स या हज़ारवें अंक का उपयोग करें। उदाहरण के लिए, यदि 0.20 मिमी को 90 ओम और 100 ओम दोनों के लिए चौड़ाई के रूप में कहा जाता है, तो मैं 90 ओम 0.201 मिमी और 100 ओम 0.202 मिमी बनाऊंगा, और मैंने जो भी किया है उसे समझाते हुए फैब्रिकेशन नोट जोड़ें। सीएएम इंजीनियर फिर अपने सॉफ़्टवेयर का उपयोग करके आसानी से जोड़े निकाल सकता है और वह कर सकता है जिसकी उसे आवश्यकता है।
इसलिए, इससे पहले कि आप अपने अगले पीसीबी प्रोजेक्ट को प्रोटोकॉल / आवश्यकताओं के साथ शुरू करें जो अंतर ट्रेस रूटिंग करते हैं:
- नियंत्रित किए जाने वाले सभी अलग-अलग अवरोधों को पहचानें, और वे किन परतों पर होंगे (यानी, आपकी सिग्नल परतें क्या हैं)।
- उपरोक्त जानकारी के साथ अपने फैब्रिकेशन हाउस से संपर्क करें और अपनी परियोजना के लिए एक स्टैक-अप को परिभाषित करने और आवश्यक ज्यामिति प्राप्त करने के लिए उनके साथ काम करें। वैकल्पिक रूप से, जैसा कि नीचे दिए गए टिप्पणियों में कहा गया है, उपयुक्त सामग्री और अन्य जानकारी के साथ, आपके ईडीए उपकरण आपको आवश्यक ज्यामिति प्रदान करने में सक्षम हो सकते हैं।
- चरण 2 से संख्याओं के आधार पर अपने सीएडी टूल को उचित नियमों के साथ सेट-अप करें।
- जोड़े और दूर जाने के लिए शुद्ध कक्षाओं को परिभाषित करें!
- एक स्क्रिप्ट या इसी तरह की रिपोर्ट का उपयोग करने के लिए उपयोग करें जो इंट्रा-जोड़ी / इनर-जोड़ी बेमेल दिखाता है और चाहे वे कल्पना के भीतर हों या नहीं।