निचली परत पर कैपेसिटर को घटाना?

Question

मैं अपने CPLDs के प्रत्येक V _cc / GND जोड़ी पर एक 0805 पैकेज में 0.01 uF decoupling कैपेसिटर का उपयोग कर रहा हूं । तो, कुल मिलाकर लगभग आठ कैपेसिटर)। मैं बोर्ड रूट करने के लिए थोड़ा आसान यह पाते हैं decoupling capacitors नीचे की परत पर रखा और वी से जुड़े हैं _सीसी और CPLD के GND पिंस / MCU का उपयोग विअस ।

क्या यह अच्छा अभ्यास है? मैं समझता हूं कि उद्देश्य चिप और कैपेसिटर के बीच वर्तमान लूप को कम करना है।

मेरी नीचे की परत भी एक जमीनी तल का काम करती है। (यह एक दो-परत बोर्ड है, इसलिए मेरे पास V _cc प्लेन नहीं है), और इसलिए मुझे vias का उपयोग करके कैपेसिटर के ग्राउंड पिन को कनेक्ट करने की आवश्यकता नहीं है। जाहिर है, चिप का GND पिन एक के माध्यम से जुड़ा हुआ है। यहाँ एक तस्वीर है जो इसे बेहतर दर्शाती है:

कैपेसिटर की ओर आने वाला मोटा ट्रेस V _cc (3.3 V) है और यह दूसरे मोटे ट्रेस से जुड़ा होता है जो सीधे बिजली के स्रोत से आता है। मैं इस तरह से सभी कैपेसिटर को V _cc प्रदान करता हूं । क्या इस तरह से सभी डिकम्प्लिंग कैपेसिटर को कनेक्ट करना एक अच्छा अभ्यास है या मैं सड़क पर समस्याओं में भागूंगा?

एक वैकल्पिक तरीका है कि मैं इस्तेमाल किया जा रहा देखा है V के लिए एक भी निशान नहीं है कि है _सीसी GND के लिए और दूसरा जो शक्ति के स्रोत से चलाता है। तब कैपेसिटर को डिकॉउपिंग करते हुए उन निशानों में 'टैप' करें। मैंने देखा कि उस दृष्टिकोण में कोई जमीनी विमान नहीं था - बस एक बिंदु से चल रहे मोटे V _cc और GND निशान। पिछले अनुच्छेद में वर्णित मेरे V _cc दृष्टिकोण की तरह एक बिट , लेकिन GND के लिए भी अपनाया गया।

कौन सा दृष्टिकोण बेहतर होगा?

---

चित्र 2

चित्र तीन

यहाँ पर डेकोपिंग कैपेसिटर के कुछ और चित्र दिए गए हैं। मुझे लगता है कि इनमें से सबसे अच्छा वह है जहां संधारित्र शीर्ष परत पर है - क्या आप लोग सहमत हैं?

अगर मैं इसे ग्राउंड प्लेन से जोड़ना चाहता हूं तो मुझे स्पष्ट रूप से जीएनडी पिन के लिए एक के माध्यम से एक की आवश्यकता होगी। मूल्य के संबंध में, 0.001 यूएफ से 0.1 यूएफ को एल्टर के दस्तावेज में निर्दिष्ट किया गया था और इसलिए मैं 0.01 यूएफ में बस गया। दुर्भाग्य से, भले ही मैंने मानसिक रूप से उल्लेख किया कि मुझे कम 3 सेमी में एक और संधारित्र की आवश्यकता होगी, मुझे योजनाबद्ध पर इसे लागू करने के लिए याद नहीं था। यहाँ दिए गए सुझावों के आधार पर, मैं प्रत्येक Vdd / GND जोड़ी के समानांतर में 1 uF संधारित्र जोड़ूँगा।

शक्ति के बारे में - मैं 100-बिट शिफ्ट रजिस्टर के लिए 100 तर्क तत्वों का उपयोग करूंगा। ऑपरेशन की आवृत्ति काफी हद तक MCU के SPI इंटरफ़ेस पर निर्भर करती है जिसका उपयोग मैं शिफ्ट रजिस्टर को पढ़ने के लिए करता हूँ। मैं सबसे धीमी आवृत्ति का उपयोग कर रहा हूँ जो AVR मेगा 128L SPI (यानी 62.5 kHz) के लिए अनुमति देता है। माइक्रोकंट्रोलर अपने आंतरिक ऑसिलेटर का उपयोग कर 8 मेगाहर्ट्ज पर होगा।

नीचे दिए गए जवाबों को पढ़ते हुए, अब मैं अपने जमीनी विमान के बारे में काफी चिंतित हूं। यदि मुझे ओलिन का उत्तर समझ में आता है, तो मुझे प्रत्येक संधारित्र के जीएनडी पिन को ग्राउंड प्लेन से नहीं जोड़ना चाहिए। इसके बजाय, मुझे शीर्ष परत पर GND पिन को मुख्य GND नेट से कनेक्ट करना चाहिए और फिर उस GND नेटवर्क को मुख्य रिटर्न से जोड़ना चाहिए। क्या मैं यहाँ ठीक हूँ?

यदि यह मामला है, तो क्या मेरे पास एक जमीनी विमान होना चाहिए? बोर्ड पर केवल अन्य चिप्स एक MCU और दूसरा CLPD (समान डिवाइस, हालांकि) हैं। इसके अलावा, यह सिर्फ हेडर, कनेक्टर और निष्क्रिय तत्वों का एक गुच्छा है।

---

यहाँ 1 uF कैपेसिटर वाला CPLD और V _{cc का} एक स्टार-नेटवर्क है । क्या यह एक बेहतर डिजाइन की तरह दिखता है?

मेरी चिंता अब यह है कि स्टार पॉइंट (या क्षेत्र) जमीन के विमान के साथ हस्तक्षेप करेगा, क्योंकि वे एक ही परत पर हैं। यह भी ध्यान दें, मैं V _cc को सिर्फ बड़े कैपेसिटर के V _cc पिन से जोड़ रहा हूँ । क्या यह अच्छा है या मुझे व्यक्तिगत रूप से प्रत्येक संधारित्र को V _cc कनेक्ट करना चाहिए ?

ओह और कृपया अतार्किक कैपेसिटर लेबलिंग को बुरा न मानें। मैं अब इसे ठीक करने जा रहा हूं।

Comments

0805 वास्तव में एक 10nF डिकॉउलिंग कैप का उपयोग करने के लिए काफी बड़ा पैकेज है। पैकेज आवृति महत्वपूर्ण होने के परिणामस्वरूप उच्च आवृत्तियों पर खराब डे-कपलिंग होती है जो कि टोपी के लिए होती है। के माध्यम से केवल इस मुद्दे को बदतर बना देता है की प्रेरण में जोड़ना। आपको यह भी पता चल सकता है कि 0805 पैकेज के इंडक्शन और आपके द्वारा पहले में कैप के लाभ को पूरी तरह से नकार दिया गया है। इस प्रकार पहली बात मैं एक पैकेज परिवर्तन पर विचार करूंगा, 0402 अधिमानतः 0603 अधिकतम।

— मार्क

Answer 1

$V_{DD}/V_{SS}$
$\mu$

संपादित करें
आपका तीसरा स्क्रीनशॉट निश्चित रूप से सबसे अच्छा है, डिकॉपिंग-वार। (मैं भी निशान को सीधे जाने देता।) मुझे जमीनी विमान से कोई समस्या नहीं दिखती है, न ही इसे जोड़ने वाले vias के साथ। बस कैप और CPLD पिन के बीच के माध्यम से जगह नहीं है। दूरी कैप-सीपीएलडी बहुत कम होना चाहिए, यदि संभव हो तो और भी कम! :-)

2 संपादित करें
मैंने पहले पैकेज पर ध्यान नहीं दिया, लेकिन आपका चौथा स्क्रीनशॉट यह स्पष्ट करता है: आपके कैप के पैकेज बहुत बड़े हैं । मुझे लगता है कि मार्क ने इसके बारे में भी एक नोट बनाया है, और मैं उससे सहमत हूं: एक छोटे आकार पर स्विच करें। इन दिनों 0402 बहुत मानक है, और आपकी PCB असेंबली शॉप 0201 भी कर सकती है। ( AVX में 0201 पैकेज में 10nF X7R है।) एक छोटा पैकेज आपको कैपेसिटर को आईसी के करीब रखने की अनुमति देगा, फिर भी पड़ोसी निशान के लिए कमरे को छोड़ दें।

---

आगे
बायपास / Decoupling अनुप्रयोगों के लिए एमएलसी कैपेसिटर चुनना । एवीएक्स दस्तावेज़
का उपयोग कर डिकॉउपिंग कैपेसिटर । सरू दस्तावेज़

Comments

धन्यवाद स्टीवन! अब लिंक पढ़ना। मैंने बिजली और आवृत्ति आवश्यकताओं के बारे में सवाल अपडेट किया है।

— साद

$\mu$

हाँ। मुझे यह जोड़ना चाहिए कि यह प्रत्येक CPLD के अनुसार है। अंतिम लक्ष्य 3 सीपीएलडी को संयोजित करना और 300-बिट शिफ्ट रजिस्टर बनाना है - मैं समझता हूं कि मुझे एक बड़ा सीपीएलडी मिल सकता है, लेकिन मैं शिफ्ट रजिस्टर का उपयोग नहीं कर सकता, क्योंकि हम केवल टीक्यूएफपी पैकेज (कोई बीजीए!) नहीं संभाल सकते। हालाँकि, उपरोक्त डिज़ाइन केवल एक प्रोटोटाइप के लिए है और मैं चीजों को सरल रख रहा हूँ। लेकिन मुझे लगता है कि अंतिम बोर्ड में प्रति सीपीसीएल 3 सीपीएलडी नहीं होगा। इसके बजाय, डिजाइन मॉड्यूलर होगा। लेकिन मैं उन बोर्डों को रूट करने के लिए तैयार होने के संबंध में सलाह मांगूंगा। मुझे पहले प्रोटोटाइप चलाने की आवश्यकता है। लेकिन क्या आपको यकीन है कि 1uF ठीक है? डॉक। 100uF को 47uF का सुझाव देता है।

— साद

छोटे पैकेज के साथ समस्या यह है कि यह एक प्रोटोटाइप है और इस तरह, मैं इसे हाथ से (?) करने का इरादा रखता हूं - क्या आप इसकी सिफारिश करेंगे? मैं हमेशा उत्पादन के लिए 0603 पर जा सकता हूं। इसके अलावा, जहां तक ​​मुझे पता है, यहां की स्थानीय मशीनरी 0603 से नीचे कोई पैकेज नहीं करती है, इसलिए यह अपने आप में एक मुद्दा है। मैं आगे भी पूछताछ करूंगा। क्या आपको लगता है कि अब बिजली वितरण बेहतर है?

— साड

@ साद - हाँ यह बेहतर लग रहा है। शायद व्यापक निशान, आप पहले से ही अपने जमीनी विमान के माध्यम से वैसे भी काट रहे हैं। मैं Erem 102ACA चिमटी का उपयोग कर रहा हूं , जो 0402s के लिए अच्छे हैं। मैंने कभी भी 0201 की कोशिश नहीं की है, लेकिन मैं सोच सकता हूं कि वे एक लोहे के साथ मिलाप करने के लिए कठिन हैं। एक reflow ओवन काम करना चाहिए, यद्यपि।

— स्टीवनव सिप

Answer 2

मैं सहमत हूं कि अगर बाईपास कैप को बाईपास कर रहे हैं तो बोर्ड के दूसरी तरफ एक बड़ी बात नहीं है। BGA पैकेज के साथ, यह कुछ पावर / ग्राउंड पेयर को बायपास करने का एकमात्र तरीका है। मुद्दा यह है कि बाईपास कैप लूप को कम से कम किया जाए। अगर सबसे अच्छा तरीका यह है कि बाईपास कैप को चिप के नीचे रखा जाए, तो यह ठीक है।

हालाँकि, आपके मामले में इसका कोई मतलब नहीं है। आपके पास शीर्ष परत पर कुछ भी नहीं है जहां टोपी होगी, इसलिए इसे सीधे पिंस से कनेक्ट करें और जमीन की परत के माध्यम से एक जोड़ दें।

एक और कारण है कि मैं आपके लेआउट को बायपास करने से स्वतंत्र पसंद नहीं करता हूं। आप चिप ग्राउंड पिन और बाईपास कैप के ग्राउंड साइड के बीच मुख्य ग्राउंड प्लेन के बीच कनेक्शन चला रहे हैं। अब आपके पास एक ग्राउंड प्लेन की बजाय एक सेंटर-फेड पैच एंटीना है। ग्राउंड प्लेन से हाई फ्रीक्वेंसी लूप धाराओं को रखने की कोशिश करें। सुनिश्चित करें कि चिप और बाईपास कैप के बीच का लूप उतना ही छोटा हो जितना आप इसे यथोचित रूप से बना सकते हैं, फिर उस लूप के ग्राउंड भाग को एक जगह मास्टर ग्राउंड नेट से कनेक्ट करें। वही लूप के पावर पार्ट के लिए जाता है। यह उच्च आवृत्ति धाराओं को सम्‍मिलित रखता है जबकि अभी भी अच्‍छी जमीन और बिजली कनेक्‍शन प्रदान करता है। यह बाईपास करने के लिए कोई फर्क नहीं पड़ता, लेकिन यह आरएफ उत्सर्जन के संबंध में मायने रखता है।

Answer 3

उद्देश्य (जैसा कि आप जानते हैं) शक्ति और जमीन के बीच जितना संभव हो उतना कम प्रतिबाधा प्रदान करना है, इसलिए जितना संभव हो सके निशान (पिन से संधारित्र तक) रखना महत्वपूर्ण है। एक 4 या अधिक लेयर बोर्ड के साथ अच्छा उच्च आवृत्ति प्रदर्शन प्राप्त करना बहुत आसान है, लेकिन देखभाल के साथ इसे 2-लेयर बोर्ड पर किया जा सकता है।

मैंने काफी कुछ 2-लेयर FPGA टेस्ट बोर्ड्स बनाए हैं और एक ही लेयर पर कैप और निशानों के साथ स्टीवन मेंटर्स का उपयोग करने की विधि का उपयोग करते हैं - आमतौर पर मैं पावर पिंस के प्रत्येक सेट पर एक दूसरे के ठीक बगल में 100nF और 10nF का उपयोग करता हूं (10nF निकटतम) पिंस के साथ) 1uF और 10uF के जोड़े के साथ आगे।

यदि आप उपर्युक्त डिज़ाइन में vias का उपयोग करते हैं, तो आदर्श रूप से पहली चीज़ जो निशान से मिलती है वह संधारित्र है, न कि vias (अर्थात जैसा ऊपर उल्लेख किया गया है, लेकिन vias के साथ) इसलिए आपके उपरोक्त डिज़ाइन में, यदि आपके पास पिन के बीच में संधारित्र पैड है vias, और vias के ठीक बगल में (यानी जैसे कोई निशान नहीं है, जैसे पैड का विस्तार है) फिर आप जितना संभव हो उतना छोटा लूप बनाएं। यदि आपके पास अंडरसाइड पर टोपी है (बहुत आम है तो उन्हें "जमीन के नीचे / बिजली के विमान के साथ आईसी को" "नीचे" करें) बस पिन से होकर जाने के लिए एक बहुत ही छोटा रास्ता रखें, फिर दूसरी तरफ से होकर जाने वाली टोपी के ठीक बगल में पक्ष।

एक विस्तृत बैंडविड्थ पर प्रतिबाधा नीचे रखना महत्वपूर्ण है। अलग-अलग मूल्यों के कैपेसिटर में अलग-अलग SRF (सेल्फ रेजोनेंट फ्रिक्वेंसी) होते हैं, आमतौर पर कैप एसआरएफ जितना कम होता है। इसलिए अपने CPLD / FPGA रेल पर उदाहरण 2 x 1uF, 4 x 100nF, 8 x 10nF रखने से इसे प्रदान करने में मदद मिलेगी। यदि आप विक्रेता ऐप नोटों को देखते हैं, या एक देव बोर्ड योजनाबद्ध है तो आपको ऊपर वर्णित के समान एक डिकॉउलिंग सिस्टम देखना चाहिए।

यहाँ आवृत्ति पर संधारित्र प्रतिबाधा का उदाहरण है (एक TI दस्तावेज़ से ):

Comments

Altera का पावर डिस्ट्रीब्यूशन नेटवर्क ऐप नोट बहुत अधिक विस्तार में जाता है, जैसे कि आवश्यक बिजली नेटवर्क प्रतिबाधा का निर्धारण कैसे करें (वास्तविक प्रतिबाधा इस से नीचे रहने की जरूरत है) और अधिकतम आवृत्ति (जिसके आगे पीसीबी प्रतिबाधा उतना मायने नहीं रखती है) -चिप प्रेरण)। इसके अलावा, यह ग्राफ बिजली की आपूर्ति को छोड़ देता है, जो इसके नकारात्मक प्रतिक्रिया नियंत्रण पाश के माध्यम से कम आवृत्तियों (1-100 kHz) के लिए प्रतिबाधा कम रखता है।

— माइक डीसिमोन

Answer 4

यदि आप दोनों तरीकों से उपयोग करना चाहते हैं तो कैप ऑन टॉप या बॉटम कोई वास्तविक अंतर नहीं रखता है।

इस मामले में नीचे की ओर टोपी अच्छी है क्योंकि आपको सीधे पृथ्वी कनेक्शन मिलता है और इसके माध्यम से या इसके बराबर का उपयोग अपरिहार्य है।

लेकिन आप कहते हैं कि आप समझते हैं कि उद्देश्य चिप और टोपी के बीच लूप को कम करना है - और फिर आप एक अनावश्यक बनाते हैं। यह बहुत बड़ा नहीं है, लेकिन इसके बहुत बड़े होने की आवश्यकता है। आप कैप से आईसी पैड के माध्यम से चलाते हैं और फिर से आईसी पैड पर वापस जाते हैं। आप या तो कैप के बगल में आईसी के बाहर के माध्यम से डाल सकते हैं ताकि yoi'd टोपी और आईसी के बीच शून्य लूप होगा या, संभवतः बेहतर, टोपी को नीचे रखें या तो vias के नीचे आईसी के रूप में यहाँ दिखाया गया है या, विद्युत रूप से सबसे अच्छा, n = vias को कुछ नीचे खिसकाएं और टोपी को ठीक उस vias के खिलाफ रखें जहां IC के लिए ट्रैक न्यूनतम संभव लूप के लिए vias को पूरा करते हैं।

फर्क पड़ता है क्या? - काफी संभवतः नहीं। लेकिन अगर आप आईसी पिन के खिलाफ कैप सही कर सकते हैं तो शून्य लागत पर ऐसा करना अच्छा होगा।

संभावित रूप से अधिक गंभीर मुद्दा है:

आप ट्रैक / ट्रैक या ट्रैक ग्राउंडप्लेन का उपयोग करके VCC / Gnd वितरण के बारे में पूछते हैं।
इनमें से ट्रैक / ग्राउंडप्लेन संभावित रूप से बेहतर है क्योंकि यह ग्राउंड प्रतिबाधा को कम करने में मदद कर सकता है "स्लॉट्स" लेकिन यह कि ग्राउंडप्लेन "लैंडस्केप" के माध्यम से नीचे की तरफ की पटरियों को बहुत परेशानी हो सकती है। जैसा कि वहाँ दिखाया गया है कि आपके पास नीचे की परत में एक स्लॉट में एक अच्छा सा रेडिएटिंग एंटीना है। यह आईसी + से बाएं हाथ से होकर और फिर स्लॉट से टोपी + वी तक चलता है। यह शायद कुछ सौ मेगाहर्ट्ज पर एक उपयोगी युग्मन लूप है।

कहीं और आप एक ग्राउंड प्लेन स्लॉट में एक शीर्ष ट्रैक में + ve ले सकते हैं और फिर एक दूरस्थ बिंदु (एक IC + ve कहते हैं) से कनेक्ट हो सकते हैं और IC ग्राउंड प्लेन में IC ग्राउंड पिन को कनेक्ट कर सकते हैं। वर्तमान में आईसी के माध्यम से शीर्ष ट्रैक, ओवर स्लॉट, आईसी में बाहर निकलेगा, अगर आईसी जीडी पिन, ग्राउंडप्लेन में, बिजली आपूर्ति की ओर जीपी के माध्यम से, लेकिन रास्ते में स्लॉट को पूरा करना। स्लॉट के चारों ओर जाने के लिए यह बग़ल में एक उपयुक्त रूप से कम प्रतिबाधा पथ पर यात्रा करेगा, फिर वापस शीर्ष ट्रैक के नीचे और उसके रास्ते पर। स्लॉट के चारों ओर और आसपास जमीन का वर्तमान प्रवाह बहुत अच्छा UHF ट्रांसमीटर बनाता है। और एक रिसीवर के रूप में भी कार्य कर सकता है।

कुछ लोगों को ये डिजाइन करने होते हैं - आप उन्हें मुफ्त में दे सकते हैं :-(

फ्रीस्केल एप्लिकेशन नोट - कॉम्पैक्ट एकीकृत एंटेना कहते हैं:

सबसे खराब स्थिति आप ग्राउंड और वी + के लिए दो शीर्ष पटरियों के साथ बेहतर हो सकते हैं यदि आप प्रत्येक को पथ को संतुलित कर सकते हैं और सभी बिंदुओं पर इंटरट्रैक पृथक्करण को कम कर सकते हैं। अगर व्यावहारिक है तो स्टार वितरण सबसे अच्छा है। जहां आप एक बिजली आपूर्ति ट्रैक पर कई फीड होने से नहीं बच सकते हैं, यह सुनिश्चित करें कि एक स्थान पर घटकों द्वारा ट्रैक जोड़ी पर लगाए गए संकेत एक ही ट्रैक जोड़ी पर दूसरों को प्रतिकूल रूप से प्रभावित न करें। एक ही संचालित स्थान पर कई ट्रैक आधारित बिजली आपूर्ति पथ वाले सभी लागतों पर शून्य। क्लासिक आदर्श और शायद ही कभी पूरी तरह से वसूली योग्य प्रणाली में सभी बिजली फ़ीड स्टार व्यवस्था में हैं केवल बिजली की आपूर्ति में शामिल हो रहे हैं।

Comments

रसेल, अंतर्दृष्टि के लिए धन्यवाद। मैं एक मुश्किल समय स्लॉट एंटेना को समझने में लगा रहा हूं, हालांकि। इसलिए मैं फिर से पूछने के लिए माफी माँगता हूँ: क्या जमीनी विमान से पटरियों को चलाना बुरा है? क्या ग्राउंड प्लेन को पूरी तरह से अखंड होने की आवश्यकता है? मेरे पास केवल दो परतें हैं और काफी कुछ IO लाइनें हैं जिन्हें मुझे रूट करने की आवश्यकता है और जब मैं शीर्ष परत पर सब कुछ रखने की कोशिश करता हूं, तो कभी-कभी इसकी निचली परत पर जाने की आवश्यकता होती है। तो, मेरा सवाल यह है कि क्या टूटे हुए ग्राउंड प्लेन का होना बेहतर है और फिर ग्राउंड प्लेन का नहीं?

— साद

समस्या तब होती है जब "गो" सर्किट ग्राउंड प्लेन में एक ब्रेक को पार कर जाता है लेकिन रिटर्न करंट को ब्रेक के चारों ओर चक्कर लगाने की आवश्यकता होती है। आपको एक प्रभावी वर्तमान लूप मिलता है और यह बहुत महत्वपूर्ण हो सकता है। रिटर्न करंट को वर्तमान भेजने में सक्षम होना चाहिए ताकि समग्र लूप क्षेत्र कम से कम हो।

— रसेल मैकमोहन

Answer 5

यदि आप नीचे की ओर कैप लगाते हैं, तो बोर्ड को पिक 'एन जगह और रिफ्लो ओवन के माध्यम से एक अतिरिक्त रन की आवश्यकता होगी। यह समाप्त बोर्ड में लागत जोड़ देगा।

Answer 6

विषय से थोड़ा दूर, लेकिन चूंकि आपकी आवृत्ति की आवश्यकताएं (बहुत) मामूली हैं, इसलिए आपके पास अपने सीपीएलडी (यदि समर्थित है) पर ड्राइव की शक्ति कम करने या दर को कम करने का विकल्प है। स्टिपर तर्क संक्रमण, अधिक उच्च आवृत्ति घटकों निहित। एक धीमे स्लीव दर से स्विचिंग के ग्राहक कम हो जाएंगे और आपके डिकॉउलिंग नेटवर्क पर मांग कम हो जाएगी।