मैं डीसी बेंच बिजली की आपूर्ति के लिए आउटपुट कैपेसिटर को कैसे आकार दूं?

मैं एक डीसी बेंच बिजली की आपूर्ति डिजाइन कर रहा हूं और आउटपुट कैपेसिटर चुनने के मामले में आया हूं। मैंने संबंधित डिज़ाइन मानदंडों की एक संख्या की पहचान की है, लेकिन मैं अपने तर्क को अभी भी हलकों में थोड़ा सा पा रहा हूं क्योंकि मैं इन्हें एक संवेदनशील डिजाइन प्रक्रिया में अनुक्रमित करने की कोशिश करता हूं।

यहां आपको यह बताने के लिए कार्य योजनाबद्ध है कि यह क्या होगा। निरंतर चालू सर्किट का चित्र नहीं है।

यहाँ उन विचारों / रिश्तों को बताया गया है जिन्हें मैं अब तक समझता हूँ:

तेजी से लोड कदम के दौरान, नियंत्रण पाश के जवाब के लिए आवश्यक अंतराल में आउटपुट वोल्टेज परिवर्तन अंडरशूट / ओवरशूट को मॉडरेट करता है। सामान्य तौर पर, एक बड़ा संधारित्र एक छोटे अंडर / ओवरशूट का उत्पादन करता है। $C_{out}$
नियंत्रण लूप की आवृत्ति प्रतिक्रिया में भाग लेता है। यहलोड प्रतिरोध के साथ अपनी बातचीत के द्वाराएकध्रुव कायोगदान देता हैऔरअपने स्वयं के प्रभावी श्रृंखला प्रतिरोध (ESR) के साथ बातचीत द्वाराएकशून्य। $C_{out}$
सामान्य तौर पर, एक तेज़ (उच्च बैंडविड्थ) नियंत्रण लूप किसी दिए गए अंडरशूट को प्राप्त करने के लिए आवश्यक आउटपुट समाई को कम करता है।
के ESR (स्टेप पर वर्टिकल बिट राइट) द्वारा निर्मित अंडर / ओवरशूट के हिस्से को तेज नियंत्रण लूप द्वारा कम नहीं किया जा सकता है। यह आकार विशुद्ध रूप से वर्तमान (चरण आकार) और ESR का एक कार्य है। $C_{out}$
आपूर्ति द्वारा संचालित सर्किट अक्सर अतिरिक्त समाई का योगदान दे सकता है, उदाहरण के लिए, कनेक्टेड सर्किट में पावर रेल बाईपास कैपेसिटर का योग। यह समाई समांतर दिखाई देती है । यह अकारण नहीं है कि ये के मान के बराबर या उससे अधिक हो सकते हैं , जिससे पोल एक सप्तक या अधिक नीचे की ओर जा सकता है। उदाहरण के लिए, बिजली की आपूर्ति का प्रदर्शन इस स्थिति में इनायत से घट जाना चाहिए और दोलन में नहीं पड़ना चाहिए। $C_{out}$ $C_{out}$ $C_{out}$
आउटपुट कैपेसिटेंस में संग्रहीत ऊर्जा बिजली की आपूर्ति के वर्तमान सीमित सर्किटरी के नियंत्रण के बाहर स्थित है। एक बड़े आउटपुट कैपेसिटर का उपयोग करते हुए नियंत्रण लूप डिजाइन में कुछ पापों को छुपाया जा सकता है, यह कनेक्टेड सर्किट को अनियंत्रित वर्तमान सर्जेस के जोखिम को उजागर करता है।
जब वोल्टेज सेट-पॉइंट को बंद कर दिया जाता है, तो आउटपुट कैपेसिटर को डाउन-प्रोग्रामिंग गति के विनिर्देश को पूरा करने के लिए पर्याप्त रूप से छुट्टी दे दी जानी चाहिए, भले ही कोई लोड संलग्न न हो। आउटपुट कैपेसिटेंस और निर्दिष्ट डाउन-प्रोग्रामिंग स्पीड के लिए आनुपातिक डिस्चार्ज पथ मौजूद होना चाहिए। कुछ मामलों में आउटपुट वोल्टेज सैंपलिंग सर्किट (प्रतिरोधक विभक्त) पर्याप्त हो सकता है; अन्य मामलों में एक शंट अवरोधक या अन्य सर्किट सुविधा की आवश्यकता हो सकती है।

तो मेरा सवाल है: "मैं अपने डीसी बेंच बिजली आपूर्ति डिजाइन के लिए आउटपुट कैपेसिटर का चयन कैसे करूं?"

मेरा सबसे अच्छा अनुमान यह है:

$C_{out}$
पूर्ण लोड चरण (0-300mA) के लिए अधिकतम आउटपुट वोल्टेज (30V) पर अंडरशूट कल्पना (मान लीजिए 50mV अधिकतम, 25mv पसंदीदा) से पीछे की ओर काम करें और उपलब्ध कैपेसिटर के ESR को देखते हुए देखें कि मुझे किस तरह के बैंडविड्थ की आवश्यकता होगी। कल्पना के भीतर रखें।
$C_{out}$

क्या मैं सही रास्ते पर हूं? अधिक अनुभवी चिकित्सकों से कोई मार्गदर्शन बहुत आभार प्राप्त होगा :)

— scanny
स्रोत

उत्कृष्ट विश्लेषण, मुझे लगता है कि आपके पास यह सब एक पोस्ट में है। छोटे संधारित्र के रूप में आपको लूप की प्रतिक्रिया को साफ करने की आवश्यकता होती है, लेकिन एक लूप के साथ जो एक बड़ा कैपेसिटर (2x, 10x, असीम) बड़े के साथ स्थिर होगा? आप मनमाने ढंग से बड़े आउटपुट कैपेसिटेंस के साथ लूप स्थिरता प्राप्त कर सकते हैं यदि आप नियंत्रण लूप के प्रमुख ध्रुव को अपनी श्रृंखला में वर्तमान स्रोत और आउटपुट कैप से मिलकर बनाते हैं। काउंटर-सहज लगता है, वोल्टेज स्रोत के बजाय एक वर्तमान स्रोत से एक कड़ी आपूर्ति करें, लेकिन यह काम करता है। उनके बाद के कुछ एलडीओ पर नटसेमी के डिजाइन नोट्स और ट्यूटोरियल देखें।

— नील_यूके

संबंधित: मैं 2N3055 के स्थान पर एक MOSFET का उपयोग करने के लिए अत्यधिक लुभाऊंगा। | Q1 के लिए NPN / N चैनल भाग का उपयोग करना Vout_max को कम करता है - लेकिन आप परवाह नहीं कर सकते हैं। | कुछ cctc C_out में ऊर्जा पसंद नहीं कर सकते हैं यदि विन को अचानक हटा दिया जाता है।

— रसेल मैकमोहन

धन्यवाद @RussellMcMahon, हाँ, मैं एक MOSFET- आधारित डिज़ाइन पर विचार कर रहा हूँ। मुझे लगता है कि जब तक मैं इस एक के साथ कर सकता हूं, मैं एक बार उस अभ्यास से भागूंगा। मैं एक पुराने एचपी 721 ए बिजली की आपूर्ति (1960 के डिजाइन) के लिए नए सर्किट के रूप में इस सर्किट को स्थापित करने की योजना बना रहा हूं और इसमें पहले से ही टीओ -3 पैकेज के लिए माउंटिंग है, इसलिए मैंने सोचा कि मैं देखूंगा कि मैं एक के साथ कितना दूर हो सकता हूं पहली पुनरावृत्ति के रूप में उन उपकरणों में से :) Btw, 'cctc' का क्या अर्थ है? मुझे पता है कि पास डिवाइस को तेजी से बंद करने के लिए मुझे कुछ शटडाउन सर्किटरी को जोड़ना होगा यदि शट डाउन के दौरान पूर्वाग्रह बिजली V_unreg से पहले गिरती है। क्या यही मतलब है तुम्हारा?

— स्कैन

@ scanny - = cctc एक टाइपो था :-( -> ccts -> सर्किट | यदि वेनग्रुप अचानक गिरता है - यदि बिजली बंद होने पर अन्य सर्किट द्वारा लोड किया जाता है, तो Cout 30 से अधिक ऊर्जा में 30V कह सकता है। यह। कुछ सर्किट ऐसे मामलों में उन में डंप की गई आउटपुट कैप एनर्जी को खड़ा नहीं कर सकते हैं। कुछ कर सकते हैं। सामान्य सरल 'फिक्स' में Vout से Vin तक रिवर्स बायस्ड डायोड जोड़ना है, इसलिए Cout ऐसे मामलों में वापस विन में छुट्टी दे देता है।

— रसेल मैकमोहन

आह, यह समझ में आया, धन्यवाद @RussellMcMahon :) मैं जोड़ने के लिए अपनी सुरक्षा सर्किट सुविधाओं की सूची में शामिल होने के बाद मैं कोर बिट बाहर sussed मिल गया हूँ :)

— स्कैन

जवाबों:

आपको लगता है कि पूरे सर्किट में वैसे भी LTspice है। एक स्टार्ट-अप विश्लेषण आपको अधिकांश चीजें बताएगा जो आप जानना चाहते हैं। अपने "बड़े" (45 वी) डीसी स्रोत को एक स्रोत से बदलें जिसमें एक पल्स परिभाषा है, यानी एक जो 0 वी से शुरू होता है और थोड़े समय के भीतर 45 वी तक कदम बढ़ाता है (10 ... 100 एनएस), थोड़े समय के बाद (1 says कहो)। इस तरह, सभी कैपेसिटर को एक बिना बिजली के सर्किट के लिए आरंभीकृत किया जाएगा, और आप अपने नियामक को आउटपुट कैपेसिटर को चार्ज करने के लिए सबसे अच्छा कर रहे हैं। इस सेटअप का उपयोग करने पर, आपको पूरी तस्वीर मिलती है: सबसे पहले, बिना आउटपुट आउटपुट संधारित्र आपके आउटपुट के दौरान एक मृत शॉर्ट उत्पन्न करता है, इसलिए आप अपने रेगुलेटर को उसके अधिकतम पर शुरू करते हुए देखते हैं। वर्तमान। एक बार आपके आउटपुट कैपेसिटर पर वोल्टेज वांछित मूल्य तक पहुंच जाता है, तो आप किसी भी संभावित ओवरशूट का निरीक्षण करने में सक्षम होंगे।

आउटपुट में एक मौजूदा स्रोत (वास्तव में, सिंक) को शामिल करना होगा, 0 ए और आपके अधिकतम के बीच कदम रखना। वांछित उत्पादन वर्तमान।

अंगूठे के एक नियम के रूप में, मैं 1000 perF प्रति 1 A अधिकतम के साथ शुरू करूंगा। नीचे और ऊपर (10 andF, 47 µF, 100 ,F, 470 µF; 4.7 mF, 10 mF) मान और वर्तमान (".step param") डिज़ाइन किए गए आउटपुट। इसके अलावा, चीजें बहुत महत्वपूर्ण नहीं होंगी: आपका पास ट्रांजिस्टर एक एनपीएन है, और यह डिज़ाइन मूल रूप से वैसे भी स्थिर है (जैसा कि एक एलडीओ के विपरीत है, जो पीएनपी पास ट्रांजिस्टर का उपयोग करता है)।आपके सर्किट का स्थिरता विश्लेषण वास्तव में एक अच्छा विचार हो सकता है; भले ही आपकी योजनाबद्ध नज़र पहली नज़र में एक आम कलेक्टर पास ट्रांजिस्टर के साथ एक रैखिक नियामक की तरह हो, लेकिन आपके पास वास्तव में एक सामान्य एमिटर सर्किट है, और वे अस्थिर होते हैं। कारण यह है कि एक आम कलेक्टर एम्पलीफायर का उत्पादन प्रतिबाधा लगभग ट्रांजिस्टर के आधार ड्राइविंग प्रतिबाधा है, जिसे ट्रांजिस्टर के बीटा द्वारा विभाजित किया गया है और यह मान किसी भी महत्वपूर्ण तरीके से नहीं बदलता है जब लोड भिन्न होता है, और यह कम है । दूसरी ओर, एक सामान्य एमिटर एम्पिफायर के आउटपुट प्रतिबाधा को लोड द्वारा ही परिभाषित किया जाता है, जो एक निश्चित सीमा के भीतर सबसे अच्छी तरह से रहता है, लेकिन स्वयं वोल्टेज नियामक में डिज़ाइन नहीं किया जा सकता है। (*)

यहां एक रैखिक नियामक की स्थिरता के बारे में वास्तव में अच्छी व्याख्या के साथ एक स्रोत है, लेकिन हमें अपने उदाहरण में "पीएनपी" और "एनपीएन" को स्वैप करना होगा, क्योंकि हम यहां एक ही सर्किट से काम नहीं कर रहे हैं (!)। "Ususal" के लिए जिस तरह से पास ट्रांजिस्टर को रैखिक नियामकों में तार दिया जाता है, वह उद्धरण है: "एलडीओ नियामक [...] में पीएनपी ट्रांजिस्टर आम एमिटर नामक कॉन्फ़िगरेशन में जुड़ा होता है, जिसमें आम से अधिक आउटपुट प्रतिबाधा होती है। NPN नियामक में कलेक्टर कॉन्फ़िगरेशन। " (नेशनल सेमीकंडक्टर - अब TI - app'note AN-1148, धारा 9)

(*) जवाब के मेरे पहले संस्करण को संपादित करना था क्योंकि मैंने कुछ महत्वपूर्ण मुद्दों की अनदेखी की थी। जैसा कि अन्य पोस्ट के लिए कुछ टिप्पणियों में देखा जा सकता है, समस्या को पुरानी लैब उपकरण की मरम्मत के साथ करना है, और आप सामान को ठीक करने से कभी भी पर्याप्त नहीं सीख सकते हैं। जिम विलियम्स के लेख "फिक्सिंग का महत्व" का एक अंश यहां दिया गया है, जैसा कि आर्ट एंड ऑफ साइंस ऑफ एंग्लो सर्किट डिजाइन में प्रकाशित हुआ है:

ओह मुझे खुद को बेवकूफ बनाने वाला हिस्सा कैसा लगा ...

— zebonaut
स्रोत

@ scanny - नोट zebonaut की NPN पास ट्रांजिस्टर मूल रूप से स्थिर होने के बारे में टिप्पणी !!

— एंडी उर्फ

बहुत उपयोगी जवाब, धन्यवाद zebonaut :) मैं वास्तव में आपके द्वारा शुरू किए गए अनुकार सिमुलेशन को पसंद करता हूं, मैं निश्चित रूप से कोशिश कर रहा हूं। NPN स्थिरता बिट @Andyaka पर उल्लेख किया है, हम एक सज्जन असहमति है कि क्या इस सर्किट में पास डिवाइस आम emitter या आम कलेक्टर में कॉन्फ़िगर किया गया है। मैं कहता हूं कि केविन व्हाइट और gsills के साथ पूर्व। एंडी और कम से कम दो अन्य लोगों का मानना है कि यह एमिटर का अनुयायी है। मैंने इस पर एक प्रश्न पोस्ट किया है जो अभी भी खुला है यदि आप इसमें तौलना चाहते हैं: Electronics.stackexchange.com/questions/192945/… :)

— Scanny

मुझे उद्धृत अंश पसंद है।

— जेआरई

मूल रूप से आपको लोड के लिए सबसे अच्छा और सबसे खराब मामलों पर विचार करने की आवश्यकता है, इसके समकक्ष प्रतिरोध और इसके समकक्ष समाई (जो आपके आउटपुट कैप के साथ समानांतर में जाता है) के संदर्भ में। आप किसी भी लोड के लिए डिजाइन नहीं कर सकते।

लोड रोकनेवाला के चरम मूल्यों के लिए, यह कुछ न्यूनतम मूल्य तय करना आसान है क्योंकि यह अधिकतम वर्तमान द्वारा निर्धारित किया जाता है जो आपका पास तत्व पकवान कर सकता है। लेकिन आपको एक उच्च प्रतिबाधा भार पर भी विचार करने की आवश्यकता है क्योंकि यह आउटपुट पोल को कम आवृत्तियों पर खींचता है, संभवतः स्थिरता से समझौता करता है।

यदि आप कुछ ऐसे बोर्ड को लोड करने जा रहे हैं, जिनके इनपुट पर बायपास / टैंक कैपेसिटर्स की मात्रा कम है, तो आप अपने नियामक पर उनके प्रभाव को नजरअंदाज नहीं कर सकते। उनके डीसी इनपुट पर 470-1000uF वाले बोर्डों को बहुत कठिनाई के बिना सामना किया जा सकता है।

इसके अलावा, व्यवहार में, आपका नियामक नकारात्मक और सकारात्मक ग्राहकों के लिए समान प्रतिक्रिया नहीं करेगा। आपको सकारात्मक और नकारात्मक लोड डंप दोनों पर चरण प्रतिक्रिया का मूल्यांकन करने की आवश्यकता है। आपको यह चिंता करनी होगी कि क्या आपके द्वारा उपयोग किए जाने वाले ओपैंप के लिए SPICE मॉडल इस अंतर की भविष्यवाणी / अनुकरण करने के लिए काफी अच्छा होने वाला है।

आगे पढ़ने के लिए मैं एलडीओ पर रिनकोन मोरा की पुस्तक की सिफारिश करता हूं। जहां तक मुझे पता है, यह केवल हाल ही में (यानी प्रिंट में) लीनियर रेगुलेटर्स पर किताब है और उन्हें कुछ उद्योग का अनुभव है (टीआई में काम किया है)। पुस्तक के पहले अध्याय में क्षणिक प्रतिक्रिया की गणना / अनुमान लगाने के लिए सिद्धांत / सूत्र और कुछ उदाहरण हैं और सिस्टम डिज़ाइन पर एक अध्याय है जो स्थिरता में जाता है। काश, जैसा कि पुस्तक में बोर्ड-स्तर के नियामकों पर ध्यान केंद्रित किया जाता है, पुस्तक में काम किए गए डिज़ाइन के उदाहरण (लेकिन सिद्धांत नहीं) आमतौर पर यह मानते हैं कि लोड कैपेसिटेंस [कम से कम] परिमाण के आदेश से कम होता है । उनका डिजाइन दृष्टिकोण मंत्र मूल रूप से "एक रैखिक नियामक का डिजाइन चक्र आमतौर पर आउटपुट पर शुरू होता है और इनपुट के साथ समाप्त होता है"।

— सीटी
स्रोत

बहुत मददगार, थैंक्स रिस्पॉन्ड फ्लफ़ :) यह किताब बहुत अच्छी लगती है, मैंने अमेज़ॅन पर $ 15 (90% की छूट :) के लिए एक पाया और इसे ऑर्डर किया। मुझे लगता है कि सभी रैखिक नियामक डिजाइनर सेवानिवृत्त हो गए थे और उनकी सभी किताबें प्रिंट से बाहर हो गई थीं! :) न्यूनतम भार प्रतिरोध के संबंध में, मैं सोच रहा हूं कि शीर्ष प्रतिक्रिया 30 वोल्ट (30V) और 300mA पर वर्तमान सीमा के चरणों में सबसे खराब है, इसलिए 100mA उतना ही कम होगा जितना मुझे जाना है। क्या मैंने आपको उस बिट पर सही ढंग से समझा है?

— स्कैन