इतनी छोटी पैकेजिंग में एक हाई-वोल्टेज ट्रांजिस्टर कैसे हो सकता है?


24

उदाहरण के लिए:

इसके कलेक्टर और एमिटर के बीच 1 kV से अधिक स्वीकार करने के लिए कहा जाता है। यह SOT-223 पैकेज (3 पिन प्लस टैब) में आता है। आर्द्र हवा के लिए 1 kV / mm की ढांकता हुआ शक्ति के साथ, इलेक्ट्रोड के बीच एक चाप दिखाई नहीं दे सकता है?

या क्या आपको हवा से अधिक ढांकता हुआ ताकत के साथ गोंद या अन्य सामग्री में पैकेज को घेरना है?


वे 78A पैकेज में 150A MOSFET डाई कैसे डाल सकते हैं? "अधिकतम स्वीकार्य जंक्शन तापमान पर आधारित निरंतर निरंतरता। पैकेज सीमा वर्तमान में 78A है"
Spehro Pefhany

@ सेफ़रो पेफ़ानी आपने उन 150 ए को कहाँ देखा? उस चिप में 400mA अधिकतम करंट होता है और यह "कलेक्टर शिखर करंट (tP <5 ms)" होता है।
सीटी

@RespawnedFluff एक अलग हिस्सा! (पावर एमओएसएफईटी) बस एक अनुस्मारक है कि पैकेज सीमित कर सकता है कि चिप क्या सक्षम है।
22:30 बजे स्पेरो पेफेनी

1
@ शेफ्रो पेफ़ानी: आह, थोड़ा गुगली पाया कि आप IRLB8743PbF के बारे में बात कर रहे हैं।
सीटी

जवाबों:


16

हम्म, यह तंग लगता है। पिन पिच 2.3 मिमी है, और पिन के बीच 1.45 मिमी न्यूनतम स्थान छोड़कर, अधिकतम पिन चौड़ाई .85 मिमी है। ट्रांजिस्टर 1.4 केवी सीई के लिए निर्दिष्ट किया गया है, जो आसन्न पिंस पर हैं, इसलिए यह लगभग 1 केवी / मिमी है। जैसा कि मैंने कहा, यह तंग लगता है, और आपको इसे खराब नहीं करने के लिए पीसीबी पदचिह्न को डिजाइन करने में सावधानी बरतनी होगी।

आमतौर पर मैं पिनों की तुलना में पीसीबी पैड्स को थोड़ा चौड़ा करता हूं, लेकिन इस मामले में मैं नहीं करूंगा। यहां तक ​​कि अगर आप पैड को पिन के समान चौड़ाई बनाते हैं, तो किसी भी संरेखण त्रुटि को रिक्ति में कटौती करता है।

कुल मिलाकर, मैं 1 kV / mm से कुछ नीचे पाने के लिए पिन के बीच अधिक जगह के साथ एक बड़ा पैकेज पसंद करूंगा।


आपके सहयोग के लिए धन्यवाद। शायद 1kV का मतलब वास्तव में है कि आप इसे 250V या 110V के साथ बिना किसी समस्या के उपयोग कर सकते हैं ...
JulienFr

यदि आप पिन को डगमगाते हैं (जो अक्सर ऐसी स्थितियों में किया जाता है) पैड स्पेसिंग समस्या में आराम मिलता है। यदि आप बोर्ड पर एक अच्छी गुणवत्ता के अनुरूप कोटिंग का उपयोग करते हैं तो हवा का रेंगना दूर हो जाता है और आपको बस कोटिंग की ढांकता हुआ शक्ति पर भरोसा करना होगा।
KalleMP

1
पैकेज ठीक है। यह धारणा कि आप बस इसे एक नियमित बोर्ड में मिलाप करने जा रहे हैं जैसे एक नियमित घटक सिर्फ सादा गलत है। मुझे लगता है कि यह उत्तर मध्यम और उच्च वोल्टेज डिजाइन के प्रमुख बिंदुओं को याद कर रहा है।
जे ...

@ जे ...: कोई फर्क नहीं पड़ता कि आप इस हिस्से को कैसे माउंट करते हैं, सी और ई पिन के बीच लगभग 1 केवी / मिमी ई फ़ील्ड होगा जहां वे पैकेज से बाहर रहते हैं। इसके अलावा, यह एक SOT-89 पैकेज है, इसलिए आप इसे पीसी बोर्ड में टांका लगाने के अलावा कैसे माउंट करने का प्रस्ताव करते हैं?
ओलिन लेथ्रोप

1
जे * ..., क्या आपके पास कोई उत्पाद या संदर्भ है? यह लेप कैसे लगाया जाता है?
JulienFr

12

हां, आप आमतौर पर बढ़ते के बाद पिन को सील करने के लिए एक यौगिक लागू करेंगे। यहां तक ​​कि बहुत बड़े अंतर के लिए यह आमतौर पर किया जाता है क्योंकि लीड में अक्सर तेज कोनों (कोरोना और ब्रेकडाउन का खतरा अधिक होता है) होता है। हम नियमित रूप से बड़े घटकों (HV रिले, आदि) जब वोल्टेज ऊपर उठता है और 1VV पर कोरोना डोप जैसी कुछ चीज़ों को जोड़ते हैं । यह ~ 145kV / mm के आदेश पर सुरक्षा प्रदान करता है और दोनों आर्क्स और को दबा देता है कोरोना डिस्चार्ज को देता है । निश्चित रूप से कोरोना डोप इस भाग के लिए सबसे उपयुक्त यौगिक नहीं है, ज़ाहिर है - यह केवल उदाहरण प्रदान करना है। किसी भी मामले में, किसी तरह की कंफर्टेबल इंसुलेटिंग कोटिंग को एक ऐसी प्रणाली की आवश्यकता होगी जिसने डिवाइस को उसकी अधिकतम 1.4kV रेटिंग के लिए संचालित किया हो।

अधिक चिंता की बात क्या होगी पीसीबी खुद और निशान / पैड - चिप मानक कम वोल्टेज पीसीबी सामग्री और डिजाइन मानकों (यानी: आईपीसी निर्दिष्ट सामग्री के साथ बनाया गया एक बोर्ड) के लिए बहुत तंग है। उदाहरण के लिए, IPC2221A विनिर्देश स्थायी रूप से लेपित बाहरी कंडक्टर के लिए न्यूनतम रिक्ति को इंगित करते हैं (यानी: चिप लीड - ऊपर के रूप में लेपित माना जाता है):

  • 0.8 मिमी @ 500 वी + 0.00305 मिमी / वी इसके अतिरिक्त
  • -> 1.4kV के लिए यह 0.8 + 900 * 0.00305 = 3.545 मिमी है

यहां तक ​​कि आंतरिक बोर्ड के निशान को चिप की अनुमति की तुलना में आगे (2.5 मिमी, एक समान गणना द्वारा) अलग करना होगा। मध्यम या उच्च वोल्टेज पीसीबी के लिए अन्य विचार पैड और निशान का आकार है - इन्हें अक्सर गोल किया जाना चाहिए, तेज कोनों को समाप्त करना जहां निशान दिशा बदलते हैं और तेज-कोने वाले चौकों के बजाय गोल आयताकार पैड का उपयोग करते हैं।

तो, घटक को कोट करने की आवश्यकता के अलावा, बढ़ते के बाद एक इन्सुलेट परिसर के साथ घटक होता है, कम वोल्टेज सर्किट के लिए डिज़ाइन किया गया एक मानक पीसीबी इस घटक के लिए इसकी अधिकतम रेटिंग पर उपयुक्त नहीं होगा। इसलिए आपको इसे एक बोर्ड पर माउंट करने की आवश्यकता होगी जो विशेष रूप से मध्यम वोल्टेज (आमतौर पर ~ 600-3000 वी) अनुप्रयोगों के लिए डिज़ाइन किया गया था ।


1
Infineon appnote मैंने अपने उत्तर में जोड़ा है कि SMD उपकरणों के लिए 10kV तक सरल सिलिकॉन उष्णकटिबंधीयकरण आपके द्वारा सुझाए गए की तुलना में उचित (और शायद बहुत सस्ता) है।
फिज़ी

@RespawnedFluff बहुत अच्छा लगता है, आप शायद सही हैं। मैंने यह स्पष्ट करने की कोशिश की कि मैं सुझाव नहीं दे रहा था, आप पर ध्यान दें - उदाहरण के रूप में।
जे ...

7

यह स्पष्ट नहीं है कि कलेक्टर और अन्य पिनों के बीच वास्तविक न्यूनतम दूरी क्या है, लेकिन यह 1 मिमी से थोड़ा अधिक लगता है। संभवतः शुष्क हवा के साथ एक सील आवास में जो कि पर्याप्त होगा (यह मानते हुए कि कोई भी अधिकतम रेटिंग के पास इसका उपयोग करेगा!)। एक अन्य संभावना एक अनुरूप कोटिंग लागू करना है ।

लेकिन, तथ्य यह है कि ट्रांजिस्टर इस वोल्टेज को संभाल सकता है इसका मतलब यह नहीं है कि आप इसे उस वोल्टेज तक संचालित कर सकते हैं। यदि आप इसे उदाहरण के लिए 600 V पर संचालित करते हैं, तो ट्रांजिस्टर के टूटने से पहले आपके पास काफी मार्जिन होगा। कुछ स्थितियों में जो अच्छा हो सकता है।


3
वास्तव में यह है काफी स्पष्ट क्या कलेक्टर और emitter पिन के बीच न्यूनतम दूरी है।
ओलिन लेथ्रोप

वास्तव में इसकी गणना की जा सकती है, लेकिन मैं इसके लिए बहुत आलसी था ;-)
बिम्पेलक्रेकी

0

भौतिक स्तर पर उच्च वोल्टेज प्राथमिक विचार निकासी और लता हैं। ब्याज के बिंदुओं के बीच निकासी सबसे छोटा रास्ता है और आमतौर पर इस्तेमाल किया जाने वाला मानक IPC-2221A है। PCB पर Creepage सबसे छोटा इलेक्ट्रिकल पाथ है। यदि उपरोक्त संदर्भ में इनमें से कोई भी दूरी कम पाई जाती है तो जैसा कि आप अनुमान लगाते हैं, बेहतर इंसुलेटिंग गुणों वाले कंपाउंड की आवश्यकता होती है। उपर्युक्त संदर्भ सतह की परतों के लिए अनुरूपता से लेपित और uncoated बोर्डों के लिए मान देता है। इस मुद्दे के कई समाधान हैं। यह आपके विशिष्ट प्रश्न का एक सरल उत्तर है। उच्च वोल्टेज में कई और मुद्दों को ध्यान में रखा जाता है।


3
यह देखते हुए कि उल्लिखित मानक काफी महंगा है, मेरा मानना ​​है कि यदि आप इस ट्रांजिस्टर पर लागू होते हैं तो वास्तविक अनुशंसित न्यूनतम स्पेसिंग से यह बहुत उपयोगी होगा।
ऑलेक्ज़ेंडर आर।

मैं इस मामले में रेंगने की तुलना में अधिक चिंतित हूं, और वे आपको अलगाव स्लॉट में डालने के लिए पर्याप्त रिक्ति भी नहीं देते हैं, इस प्रश्न के लिए पैकेज के समग्र खराब विकल्प।
मैट यंग

2
@ मटायुंग यह एक कारण के लिए छोटा है - बहुत सारे अनुप्रयोग हैं जहां आपको बहुत कॉम्पैक्ट असेंबली में कम वर्तमान एचवी को स्विच करने की आवश्यकता होती है। इस घटक का चयन करने वाला कोई भी व्यक्ति जानबूझकर एक छोटे पैकेज के लाभ के लिए एकीकरण को आसानी से बंद कर रहा है।
जे ...

1
@ जे ... उस तर्क से, SOT23 बेहतर होगा।
मैट यंग

@MattYoung यदि आप इसे बना सकते हैं तो आप संभवतः इसे बेच सकते हैं। आकार पैकेज के अंदर डिवाइस की इन्सुलेशन आवश्यकताओं द्वारा सीमित होने की संभावना है। मुझे उम्मीद है कि यह छोटा था क्योंकि वे मर सकते हैं और यह अभी भी प्रदर्शन कर रहा है। यदि नहीं, तो यह हो सकता है कि SOT23 आकारों में एकीकरण व्यय बाजार को सुखाने के लिए पर्याप्त उच्च होगा। हर समझौते का एक प्यारा स्थान होता है। यह ऐसा लगता है, कम से कम पर्याप्त लोगों के लिए बिक्री के लिए बात करने के लिए।
जे ...
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.