मैं गेट कैपेसिटी कैसे माप सकता हूं?

Question

क्या एक शक्ति MOSFET के गेट कैपेसिटी को सीधे मापने का एक प्रभावी तरीका है, जैसे कि IRF530N?

जिस तरह से मेरा सर्किट व्यवहार कर रहा है वह दर्शाता है कि प्रभावी गेट कैपेसिटेंस डेटाशीट में उद्धृत मूल्य का शायद दोगुना या अधिक है, जो कि op-amp $R_O$ + की आवृत्ति को कम करके मेरी op-amp स्थिरता को फेंक देगा। रों $C_{iss}$ पोल।

यहां सर्किट योजनाबद्ध है जो एक सहायता है, लेकिन मैं वास्तव में सिर्फ एक परीक्षण स्थिरता के सामान्य मामले में दिलचस्पी लेता हूं जिसे मैं तार कर सकता हूं, वहां एक मनमाना TO-220 MOSFET पॉप कर सकता है और एक गुंजाइश ट्रेस या कुछ से प्रभावी समाई की गणना कर सकता हूं उसके जैसा।

क्या बेंच पर एमओएसएफईटी इनपुट कैपेसिटेंस का एक उपयोगी माप बनाने का एक व्यावहारिक तरीका है?

---

आउटकम रिपोर्ट

दोनों उत्तरों ने महत्वपूर्ण अंतर्दृष्टि प्रदान की। पूर्वव्यापी में, मुझे लगता है कि मेरे प्रत्यक्ष प्रश्न का संक्षिप्त उत्तर होगा: "मैं गेट कैपेसिटेंस कैसे मापता हूं? गेट और ड्रेन वोल्टेज के कई अलग-अलग संयोजनों पर! " :)

जो मेरे लिए बड़ी अंतर्दृष्टि का प्रतिनिधित्व करता है : एक MOSFET में एक समाई नहीं है । मैं तुम्हें कम से कम दो चार्ट जरूरत पर्वतमाला का वर्णन पर एक अच्छी शुरुआत करने के लिए लगता है, और वहाँ कम से कम एक शर्त है जहाँ समाई हो सकता है जिस तरह से अधिक उद्धृत की तुलना में मूल्य।$C_{iss}$

मेरी सर्किट के बारे में, मैं एक IRFZ24N उद्धृत आधे से भी कम होने के साथ IRF530N बाहर स्विचन द्वारा कुछ सुधार किए मूल्य। लेकिन उस पहली अस्थिरता पर काबू पाने के बाद, निम्नलिखित परीक्षणों ने इसे उच्च धाराओं में पूर्ण-आउट दोलन दिखाया।$C_{iss}$

मेरा निष्कर्ष यह है कि मुझे op-amp और MOSFET के बीच एक ड्राइवर चरण जोड़ने की आवश्यकता है, MOSFET इनपुट समाई के लिए एक बहुत ही कम प्रभावी प्रतिरोध पेश करता है और पोल को चलाता है यह op-amp की 0dB आवृत्ति को अच्छी तरह से पिछले बनाता है। मूल पोस्ट में उल्लेख नहीं किया गया है कि मुझे बहुत अच्छी गति की आवश्यकता है, 1 step स्टेप प्रतिक्रिया कहें, इसलिए स्थिरता प्राप्त करने के लिए op-amp के लिए भारी-भरकम मुआवजा लागू करना एक व्यवहार्य विकल्प नहीं है; यह बहुत अधिक बैंडविड्थ का त्याग करेगा।

Comments

डेटाशीट से, IRF530N गेट कैपेसिटेंस 100pF से अधिक है। यह उच्च गुणवत्ता वाले समाई मीटर के प्रदर्शन के भीतर अच्छी तरह से है (वे बस कुछ पिकोफारैड के कैपेसिटेंस को माप सकते हैं)। आपको गेट को डिस्कनेक्ट करने और समाई मीटर का उपयोग करने की आवश्यकता होगी।

— पीपीपी

@PkP स्केनी ने प्रभावी गेट कैपेसिटेंस के लिए कहा , जो आप सांख्यिकीय रूप से मापेंगे।

— राउटर वैन ओइजेन

Answer 1

इस उत्तर को संबोधित नहीं करता FET को मापने के लिए कैसे , कि ऐसा करने में कोई वास्तविक मूल्य है क्योंकि वहाँ। चूंकि कैपेसिटेंस एक ऐसा महत्वपूर्ण एफईटी पैरामीटर है, निर्माता हर डेटाशीट पर कैपेसिटेंस डेटा प्रदान करते हैं जो लगभग हर स्थिति में निश्चित है। (यदि आप एक डेटाशीट पाते हैं जो कैपेसिटेंस पर पूर्ण डेटा प्रदान नहीं करता है, तो उस भाग का उपयोग न करें।) डेटाशीट में डेटा को देखते हुए, गेट कैपेसिटेंस को मापने की कोशिश करना थोड़ा सा है, जैसे योसेमाइट की तस्वीर लेने की कोशिश करना। जबकि Ansel एडम्स आपको उस तस्वीर को सौंपने के लिए है।$C_{\text{iss}}$

क्या सार्थक है की विशेषताओं को समझना , उनका क्या मतलब है, और वे सर्किट टोपोलॉजी से कैसे प्रभावित होते हैं।$C_{\text{iss}}$

के बारे में तथ्य , कि आप पहले से ही पता$C_{\text{iss}}$

• = C gs + C $C_{\text{iss}}$$C_{\text{gs}}$$C_{\text{gd}}$
• लगभग एक स्थिर मूल्य है, ज्यादातर ऑपरेटिंग वोल्टेज से स्वतंत्र है।$C_{\text{gs}}$
• साथ संबंधित नहीं है और मिलर प्रभाव के साथ कोई भागीदारी नहीं है।$C_{\text{gs}}$
• दृढ़ता से V ds पर विपरीत रूप से निर्भर है, और ऑपरेटिंग वोल्टेज रेंज भर में परिमाण के क्रम से आसानी से बदल सकता है।$C_{\text{gd}}$$V_{\text{ds}}$
• मिलर प्रभाव का परजीवी कारण है।$C_{\text{gd}}$

इनकी व्याख्या सरल प्रतीत होती है, लेकिन सूक्ष्म तथ्य मुश्किल और भ्रमित करने वाले हो सकते हैं।

जंगली और असंसदीय दावों के संबंध में - अधीर के लिए$C_{\text{iss}}$

C का प्रभावी मूल्य , यह कैसे प्रकट है की, सर्किट टोपोलॉजी, या कैसे और क्या FET से जुड़ा है पर निर्भर करता है।$C_{\text{iss}}$

• जब FET स्रोत में प्रतिबाधा के साथ सर्किट में जुड़ा हुआ है, लेकिन नाली में कोई बाधा नहीं है, जिसका अर्थ है कि नाली एक अनिवार्य रूप से आदर्श वोल्टेज से जुड़ा है, को कम से कम किया जाता है। C gs वास्तव में गायब हो जाएगा, इसका मूल्य FET ट्रांसकांसेनेंस g fs से विभाजित किया जा रहा है । यह C iss के स्पष्ट मान पर हावी होने के लिए C gd को छोड़ देता है । क्या आपको इस दावे पर संदेह है? अच्छा है, लेकिन चिंता न करें इसे बाद में सच दिखाया जाएगा।$C_{\text{iss}}$$C_{\text{gs}}$$g_{\text{fs}}$$C_{\text{gd}}$$C_{\text{iss}}$

• जब FET नाली में प्रतिबाधा के साथ सर्किट में जुड़ा हुआ है, और स्रोत में शून्य प्रतिबाधा, अधिकतम है। C gs का पूर्ण मूल्य स्पष्ट होगा, साथ ही C gd को g fs (और नाली प्रतिबाधा) से गुणा किया जाएगा । इस प्रकार C gs C iss पर हावी हो जाएगा$C_{\text{iss}}$$C_{\text{gs}}$$C_{\text{gd}}$$g_{\text{fs}}$$C_{\text{gd}}$$C_{\text{iss}}$ (फिर), लेकिन इस बार, नाली सर्किट में प्रतिबाधा की प्रकृति पर निर्भर करता है, अविश्वसनीय बड़े पैमाने पर हो सकता है। हैलो मिलर पठार!

बेशक, दूसरा दावा हार्ड स्विच किए गए FET के लिए सबसे आम उपयोग के मामले का वर्णन करता है, और डेव ट्वीड अपने जवाब में क्या बात करता है। यह एक ऐसा सामान्य उपयोग का मामला है, जो निर्माता इसके परीक्षण और मूल्यांकन करने के लिए उपयोग किए जाने वाले सर्किट के साथ, इसके गेट गेट चार्ट को सार्वभौमिक रूप से प्रकाशित करते हैं। यह सी के लिए सबसे खराब संभव अधिकतम मामला ।$C_{\text{iss}}$

अच्छा यहाँ आप के लिए खबर यह है कि है अगर आप सही रूप में आपके योजनाबद्ध तैयार की है, तो आप मिलर पठार के बारे में चिंता करने की ज़रूरत नहीं है, क्योंकि आप कम से कम के साथ पहली बार दावे के मामले है ।$C_{\text{iss}}$

कुछ मात्रात्मक विवरण

चलो अपने सर्किट के रूप में जुड़े FET के लिए का एक समीकरण प्राप्त करते हैं। MOSFET जैसे Sze के 6 तत्व मॉडल के लिए एक छोटे सिग्नल AC मॉडल का उपयोग करना:$C_{\text{iss}}$

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

यहाँ मैंने , C bs (बल्क कैपेसिटेंस), और R ds (सोर्स लीकेज के लिए नाली ) के लिए एलिमेंट्स को छोड़ दिया है , क्योंकि उन्हें यहाँ ज़रूरत नहीं है और बस चीजों को जटिल करना है। जेड जी के लिए खोजें :$C_{\text{ds}}$$C_{\text{bs}}$$R_{\text{ds}}$$Z_g$

=gfsRsense+$\frac{V_g}{I_g}$ एस सी जी एस आर $\frac{g_{\text{fs}} R_{\text{sense}}+1}{s \left(C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}\right)}$ $\frac{\frac{s C_{\text{gs}} R_{\text{sense}}}{g_{\text{fs}} R_{\text{sense}}+1}+1}{\frac{\text{Cgs} s C_{\text{gd}} R_{\text{sense}}}{C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}}+1}$

अब, दूसरा अंशीय शब्द तब तक कुछ नहीं करता है जब तक कि आवृत्ति 100 मेगाहर्ट्ज से अधिक न हो, इसलिए हम इसे एकता के रूप में मानेंगे। यह पहला भिन्नात्मक शब्द छोड़ देगा, इंटीग्रेटर शब्द, जो कैपेसिटिव प्रतिबाधा है। फिर प्रभावी सी आइएस प्राप्त करने के लिए फिर से व्यवस्थित करें$C_{\text{iss}}$ कि टोपोलॉजी मेल खाता है:

= C gd ( g fs R sense + 1 ) + C $C_{\text{iss_eff}}$ याC$\frac{C_{\text{gd}} \left(g_{\text{fs}} R_{\text{sense}}+1\right)+C_{\text{gs}}}{g_{\text{fs}} R_{\text{sense}}+1}$$\frac{C_{\text{gs}}}{g_{\text{fs}} R_{\text{sense}}+1}+C_{\text{gd}}$

ध्यान दें कि यहां से विभाजित है जी FS (और आर भावना ), इसलिए transconductance के कारण अस्पष्ट है, और सी जी.डी. असंशोधित जोड़ा जाता है। इसके अलावा, यदि R समझ = 0, C iss = C gs + C gd है ।$C_{\text{gs}}$$g{\text{fs}}$$R_{\text{sense}}$$C_{\text{gd}}$$R_{\text{sense}}$$C_{\text{iss}}$$C_{\text{gs}}$$C_{\text{gd}}$

पर एक IRF530N के लिए = 25V, सी जी एस = 900pF, सी जी.डी. = 20pF, जी FS : = 20S सी iss_eff = 63pF। 63pF लोड हो रहा है के साथ LM358 के बारे में के साथ समाप्त होता है 35 ∘ चरण मार्जिन ... oscillatory नहीं है, लेकिन बहुत ringy।$V_{\text{ds}}$$C_{\text{gs}}$$C_{\text{gd}}$$g_{\text{fs}}$$C_{\text{iss_eff}}$$35^{\circ }$

लेकिन, अगर जहां 3V के रूप में पतन, सी जी.डी. ~ 200pF (डेटापत्रक में छवि 5), और करने के लिए बढ़ जाएगी सी $V_{\text{ds}}$$C_{\text{gd}}$$C_{\text{iss_eff}}$ 243pF के लिए वृद्धि हुई है। और जब एक LM358 OpAmp का उपयोग करते हैं, तो क्रॉसओवर आवृत्ति पर ~ 2kOhms के ओपन लूप आउटपुट प्रतिबाधा के साथ, जो एक समस्या बन जाती है।

आइए प्रतिक्रिया को देखें। मैं यहाँ एक निकोलस चार्ट का उपयोग करूँगा क्योंकि यह खुले लूप और बंद लूप प्रतिक्रिया को एक साथ दिखाएगा।

यहां, रेक्टिलाइनियर ग्रिड ओपन लूप है, जबकि समोच्च रेखाएं बंद लूप (डीबी परिमाण के लिए हरे रंग की आकृति और चरण के लिए ग्रे आकृति) दिखाती हैं। नीला वक्र 25V का है, और क्रॉसओवर बिंदु पर (लाल बिंदु पर - 502 kHz), चरण मार्जिन वास्तव में 35 $V_{\text{ds}}$$35^{\circ }$ , और लगभग 5dB का बंद लूप पीकिंग है।

बैंगनी वक्र 3 के लिए है , और इसी खुले लूप चरण मार्जिन ~ - 3 $V_{\text{ds}}$$-3^{\circ }$ । बंद लूप के लिए, माउंट निकोल्स की चढ़ाई को देखें, वक्र बहुत ज्यादा चोटी के नाखून जो आदर्श रूप से अनंत चोटी के अनुरूप होंगे। बेशक ऐसा नहीं होगा, लेकिन सिस्टम अस्थिर होगा।

$C_{\text{iss_eff}}$$75^{\circ }$

Comments

बहुत बढ़िया जवाब @gsills! आपने उस निकोल्स चार्ट का निर्माण कैसे किया? मुझे मेरे सामान्य बोडे भूखंडों के लिए उस विकल्प का अध्ययन करना चाहता है :) मैं पूरी तरह से उसी निष्कर्ष पर पहुंच गया, मेरा मूल प्रश्न गलत था; लेकिन अक्सर वे ही होते हैं

— जिनसे कोई

थैंक्स @scanny मैंने निकोल्स, बोडे, और अन्य प्रकार के एक जोड़े को बनाने के लिए एक गणितज्ञ पैकेज लिखा है। बोड प्लॉट काम के घोड़े हैं, लेकिन मुझे पता नहीं है कि निकोल्स चार्ट का अधिक उपयोग क्यों नहीं किया जाता है। यह सवालों की एक बड़ी श्रृंखला रही है। सर्किट की तुलना में यह बहुत सरल प्रतीत होता है।

— 2

@ मिल्स: कृपया इसे स्पष्ट करें: अब, दूसरा आंशिक शब्द तब तक कुछ नहीं करता है जब तक कि आवृत्ति 100 मेगाहर्ट्ज से अधिक न हो, इसलिए हम इसे एकता के रूप में मानेंगे।

— अहान

Answer 2

MOSFET का गेट कैपेसिटेंस बहुत अधिक जटिल विषय है जो बहुत से लोगों को एहसास होता है। यह डिवाइस के ऑपरेटिंग परिस्थितियों पर बहुत दृढ़ता से निर्भर करता है। इससे समझ में आता है - हम जिस कैपेसिटेंस के बारे में बात कर रहे हैं, उसके पास एक ही प्लेट के रूप में गेट है, जो एक निश्चित भौतिक संरचना है, लेकिन अन्य "प्लेट" न केवल पास का स्रोत, नाली और सब्सट्रेट संरचनाएं हैं, बल्कि चार्ज वाहक भी बहती हैं स्रोत से नाली चैनल में, और उनकी एकाग्रता में काफी भिन्नता है।

$\frac{\Delta charge}{\Delta voltage}$

$C_{ISS}$$V_{GS}$

इसलिए, आपके ओपैंप को लोड करने की क्षमता को पूरी तरह से चिह्नित करने के लिए, आपको गेट 13 और नाली पर उपयुक्त पूर्वाग्रह वोल्टेज के साथ, 13 में दिखाए गए तरीके से MOSFET का परीक्षण करने की आवश्यकता है।

Comments

$V_{DS}$$V_{GS}$$I_{DS}$$I_{DS}$

आगे के शोध के बाद, मुझे पता चला है कि ग्राफ के "10x सीमा" भाग को मिलर पठार के रूप में जाना जाता है । इसके अलावा, मुझे पता चला कि मेरा सर्किट उस स्तर तक नहीं पहुंचेगा, क्योंकि उस ब्रेकपॉइंट से पता चलता है कि नाली वोल्टेज कहाँ से गिरना शुरू होता है क्योंकि इसके पीछे स्रोत का वर्तमान अनुपालन समाप्त हो जाता है। जब से मैं रैखिक क्षेत्र में रह रहा हूं, जहां स्रोत वोल्टेज स्थिर रहता है, ऐसा लगता है कि मैं वृद्धिशील धारिता में उस बड़े टक्कर से कम से कम सुरक्षित हूं :)

— स्कैनी

Answer 3

आप स्रोत को ग्राउंड कर सकते हैं, ड्रेन को वांछित बायस वोल्टेज (एक बड़े कैपेसिटर के साथ - शायद 1uF सेरामिक के साथ ड्रेन-सोर्स में) से कनेक्ट करें और सीधे गेट-कैपेसिटी को बैटरी से संचालित मीटर या LCR ब्रिज से मापें। Vishay datasheet 30V पर 0.7nF और 2V Vds पर 1nF (Ciss के लिए) कहती है।

यदि आपके पास एक सी मीटर नहीं है, तो एक उचित प्रतिरोध (शायद 1K) के माध्यम से गेट पर एक बहुत छोटा मान (शायद 0.5 वोल्ट) वर्ग तरंग लागू किया जा सकता है और आप चार्ज / डिस्चार्ज टाइम्स को 1 / e के साथ देख सकते हैं गुंजाइश (x10 जांच), फिर गुंजाइश जांच समाई को घटाएं।

Comments

$V_{DS}$$C_{iss}$$V_{DS}$

अलग विषय; परीक्षण स्थिरता पर नाली और स्रोत के बीच 1uF संधारित्र का उद्देश्य क्या है?

— स्कैन

@ सेकनी हम एसी सिग्नल के लिए नाली और स्रोत के साथ एक पूर्वाग्रह वोल्टेज चाहते हैं। यदि परीक्षण सेटअप लंबे समय तक चलता है, तो बिजली की आपूर्ति होती है, श्रृंखला में कुछ प्रेरण होंगे जो पढ़ने को खराब कर सकते हैं। एक उच्च समाई MOSFET के साथ होने की संभावना नहीं है क्योंकि ओपी के पास है, लेकिन यह एक सामान्य टेस्ट जिग माना जाता है।

— स्पेरो पेफेनी