Atmel SAM-D21 श्रृंखला माइक्रोकंट्रोलर्स पर, कई परिधीय एक घड़ी का उपयोग करते हैं जो मुख्य सीपीयू घड़ी के लिए अतुल्यकालिक है, और इन बाह्य उपकरणों तक पहुंच को सिंक्रनाइज़ेशन तर्क के माध्यम से जाना चाहिए; बाह्य उपकरणों पर जिनकी घड़ी CPU समय के सापेक्ष धीमी होती है, इससे कुछ बहुत बड़ी देरी हो सकती है। उदाहरण के लिए, यदि RTC को 1024Hz क्लॉक का उपयोग करने के लिए कॉन्फ़िगर किया गया है (जैसा कि डिजाइन के इरादे से प्रतीत होता है) और CPU 48Mhz पर चल रहा है, तो "वर्तमान समय" रजिस्टर को पढ़ने से बस तर्क 200,000 से अधिक प्रतीक्षा अवस्थाओं को सम्मिलित करने का कारण होगा (एक न्यूनतम 1024Hz घड़ी के पाँच चक्र)। हालाँकि सीपीयू को रीड रिक्वेस्ट जारी करना, कुछ अन्य असंबंधित कोड को निष्पादित करना और 200,000+ चक्र बाद में वापस लाने के लिए संभव है, लेकिन वास्तव में किसी भी समय तेजी से पढ़ने के लिए कोई रास्ता नहीं दिखता है।
सिंक्रोनाइज़ेशन की मेरी समझ से, एक सिंगल-बिट सिंकिंग सर्किट डेस्टिनेशन क्लॉक के 2-3 चक्रों द्वारा सिग्नल में देरी करेगा; एक बहु-बिट मात्रा को सिंक्रनाइज़ करना थोड़ा कठिन है, लेकिन विभिन्न प्रकार के दृष्टिकोण हैं जो गंतव्य घड़ी के पांच चक्रों के भीतर विश्वसनीय व्यवहार की गारंटी दे सकते हैं यदि यह स्रोत घड़ी की तुलना में तेज है, और केवल कुछ चक्र अधिक है अगर यह नहीं है। Atmel SAM-D21 क्या कर रहा है कि सिंक्रनाइज़ेशन के लिए स्रोत घड़ी डोमेन में छह चक्रों की आवश्यकता होगी , और कौन से कारक एक डिजाइन का पक्ष लेंगे जिसके तुल्यकालन में देरी इतनी लंबी है कि "सिंक्रनाइज़ेशन किया" रुकावट, बनाम एक को सुनिश्चित करता है। तुल्यकालन में देरी इतनी कम है कि इस तरह के व्यवधान अनावश्यक प्रस्तुत करना?