संक्षिप्त उत्तर: प्रबंधकों को एक डिजाइन के लिए लाखों (या अधिक) डॉलर देने से पहले फ़ंक्शन का एक सरल, परीक्षण योग्य, PROOF चाहिए। वर्तमान उपकरण, बस उन उत्तरों को अतुल्यकालिक डिजाइन नहीं देते हैं।
माइक्रो कंप्यूटर और माइक्रोकंट्रोलर आमतौर पर समय पर नियंत्रण का बीमा करने के लिए एक क्लोकिंग योजना का उपयोग करते हैं। सभी प्रक्रिया कोनों को सिग्नल प्रसार गति पर सभी वोल्टेज, तापमान, प्रक्रिया, आदि प्रभावों के समय को बनाए रखना है। हैं कोई मौजूदा लॉजिक गेट बदलते हैं वह झटपट: प्रत्येक गेट वोल्टेज यह आपूर्ति की है पर निर्भर करता है स्विच, ड्राइव यह हो जाता है, लोड यह ड्राइव, और उपकरणों का उपयोग किया जाता के आकार इसे बनाने के लिए, (और निश्चित प्रक्रिया नोड के (डिवाइस का आकार) यह अंदर बना है और यह कितनी तेजी से वास्तव में प्रदर्शन कर रहा है --- यह फेब से गुजरता है)। "तत्काल" स्विच करने के लिए, आपको क्वांटम तर्क का उपयोग करना होगा, और यह मान लेता है कि क्वांटम डिवाइस तुरंत स्विच कर सकते हैं; (मुझे यकीन नहीं है)।
क्लॉक किए गए तर्क यह साबित करते हैं कि पूरे प्रोसेसर में समय, अपेक्षित वोल्टेज, तापमान और प्रसंस्करण चर पर काम करता है। कई सॉफ्टवेयर उपकरण उपलब्ध हैं जो इस समय को मापने में मदद करते हैं, और शुद्ध प्रक्रिया को "टाइमिंग क्लोजर" कहा जाता है। क्लॉकिंग एक माइक्रोप्रोसेसर में उपयोग की जाने वाली शक्ति के 1/3 से 1/2 के बीच कहीं और (, मेरे अनुभव में करता है ) कर सकता है।
तो, अतुल्यकालिक डिजाइन क्यों नहीं? इस डिज़ाइन शैली का समर्थन करने के लिए कुछ, यदि कोई हो, टाइमिंग क्लोजर टूल हैं। कुछ हैं, यदि कोई हैं, तो स्वचालित स्थान और मार्ग उपकरण जो एक बड़े अतुल्यकालिक डिजाइन से निपट सकते हैं और प्रबंधित कर सकते हैं। यदि और कुछ नहीं है, तो प्रबंधक ऐसी किसी भी चीज़ को अनुमोदित नहीं करते हैं जिसमें एक सीधा, कंप्यूटर उत्पन्न, कार्यक्षमता का सबूत नहीं है।
टिप्पणी है कि अतुल्यकालिक डिजाइन के लिए "एक टन" सिंक्रोनाइज़िंग सिग्नल की आवश्यकता होती है, जिसके लिए "बहुत अधिक ट्रांजिस्टर" की आवश्यकता होती है, रूटिंग की लागतों को अनदेखा करता है और एक वैश्विक घड़ी को सिंक्रनाइज़ करता है, और उस घड़ी सिस्टम की आवश्यकता वाले सभी फ्लिप-फ्लॉप की आवश्यकता होती है। अतुल्यकालिक डिजाइन हैं, (या होनी चाहिए), उनके क्लॉक किए गए समकक्षों की तुलना में छोटे और तेज। (एक बस एक सबसे धीमी सिग्नल पथ लेता है , और इसका उपयोग पूर्ववर्ती तर्क के लिए "तैयार" सिग्नल वापस देने के लिए करता है)।
एसिंक्रोनस लॉजिक तेज है, क्योंकि इसे कभी भी उस घड़ी का इंतजार नहीं करना पड़ता है जिसे किसी अन्य ब्लॉक के लिए कहीं और बढ़ाया जाना था। यह रजिस्टर-टू-लॉजिक-टू-रजिस्टर कार्यों में विशेष रूप से सच है। असिंक्रोनस लॉजिक में एकाधिक "सेट अप" और "होल्ड" मुद्दे नहीं होते हैं, क्योंकि केवल समाप्त सिंक संरचनाएं (रजिस्टर) में वे मुद्दे होते हैं, जैसा कि फ्लिप-फ्लॉप के साथ तर्क के एक पिपेलिनेटेड सेट के विपरीत होता है, जिससे लॉजिक प्रोपेलेशन देरी हो जाती है। सीमाओं।
क्या यह किया जा सकता है? निश्चित रूप से, यहां तक कि एक अरब ट्रांजिस्टर डिजाइन पर भी। क्या यह कठिन है? हां, लेकिन केवल इसलिए कि PROVING यह पूरे चिप (या सिस्टम सम) पर काम करता है, बहुत अधिक शामिल है। कागज पर समय प्राप्त करना किसी भी एक ब्लॉक या उप-प्रणाली के लिए उचित रूप से प्रत्यक्ष है। स्वचालित स्थान और मार्ग प्रणाली में उस समय को नियंत्रित करना बहुत कठिन है, क्योंकि समय की कमी के बहुत बड़े संभावित सेट को संभालने के लिए टूलींग की स्थापना नहीं की जाती है।
माइक्रोकंट्रोलर्स के पास अन्य ब्लॉकों का एक संभावित बड़ा सेट होता है जो एक माइक्रोप्रोसेसर की जटिलता में जोड़े गए (अपेक्षाकृत) धीमी बाहरी संकेतों को इंटरफ़ेस करता है। यह समय को थोड़ा और अधिक शामिल करता है, लेकिन बहुत अधिक नहीं।
"पहले-से-आने" "लॉक-आउट" सिग्नल तंत्र को प्राप्त करना एक सर्किट डिजाइन मुद्दा है, और इससे निपटने के ज्ञात तरीके हैं। दौड़ की स्थिति 1 का संकेत है)। खराब डिजाइन अभ्यास; या 2)। प्रोसेसर में आने वाले बाहरी सिग्नल। क्लॉकिंग वास्तव में एक सिग्नल-बनाम-क्लॉक रेस स्थिति का परिचय देता है जो "सेट-अप" और "होल्ड" उल्लंघन से संबंधित है।
मैं, व्यक्तिगत रूप से, यह नहीं समझता कि एक अतुल्यकालिक डिजाइन कैसे एक स्टाल, या किसी अन्य दौड़ की स्थिति में मिल सकता है । यह अच्छी तरह से मेरी सीमा हो सकती है , लेकिन जब तक यह प्रोसेसर में प्रवेश करने वाले डेटा पर नहीं होता है, तब तक यह अच्छी तरह से डिज़ाइन किए गए लॉजिक सिस्टम में संभव नहीं होना चाहिए, और तब भी, क्योंकि यह सिग्नल में प्रवेश के रूप में हो सकता है, आप इससे निपटने के लिए डिज़ाइन करते हैं।
(आशा है कि ये आपकी मदद करेगा)।
वह सब कहा, अगर आपके पास पैसा है ...
