इंटेल के हैसवेल (या कम से कम उन उत्पादों में आइरिस प्रो 5200 जीपीयू शामिल हैं) और आईबीएम के POWER7 और POWER8 सभी में एम्बेडेड DRAM, "eDRAM" शामिल हैं।
एक महत्वपूर्ण मुद्दा जिसने हाल ही में ईडीआरएएम का नेतृत्व नहीं किया है, वह यह है कि डीआरएएम निर्माण प्रक्रिया स्वाभाविक रूप से तर्क प्रक्रियाओं के अनुकूल नहीं है, ताकि ईडीआरएएम के वांछित होने पर अतिरिक्त चरणों को शामिल किया जाए (जिससे लागत में वृद्धि और उपज में कमी)। इसलिए, इस आर्थिक नुकसान की भरपाई के लिए इसे शामिल करने की इच्छा का एक अनिवार्य कारण होना चाहिए। वैकल्पिक रूप से, DRAM को एक अलग डाई पर रखा जा सकता है जिसे स्वतंत्र रूप से निर्मित किया जाता है, लेकिन फिर उसी पैकेज पर एकीकृत किया जाता है, जैसे कि CPU। यह वास्तव में एकीकृत तरीके से दोनों के निर्माण की कठिनाइयों के बिना स्थानीयता के अधिकांश लाभ प्रदान करता है।
एक और समस्या यह है कि DRAM SRAM की तरह नहीं है, क्योंकि यह अपनी सामग्री को अनिश्चित काल तक स्टोर नहीं करता है, जबकि बिजली लागू होती है, और इसे पढ़ने से संग्रहीत डेटा भी नष्ट हो जाता है, जिसे बाद में वापस लिखना होगा। इसलिए, इसे समय-समय पर और हर पढ़ने के बाद ताज़ा करना पड़ता है। और, क्योंकि DRAM सेल एक कैपेसिटर पर आधारित होता है, यह चार्ज करने या इसे पर्याप्त रूप से डिस्चार्ज करने पर निर्भर करता है कि रिसाव अगले ताज़ा होने में कुछ समय लगता है इससे पहले कि इसकी कीमत भ्रष्ट नहीं होगी। SRAM के साथ इस चार्जिंग समय की आवश्यकता नहीं है, जो सिर्फ एक कुंडी है; फलस्वरूप इसे सीपीयू के समान दर पर देखा जा सकता है, जबकि उचित बिजली की खपत को बनाए रखते हुए DRAM लगभग 1 GHz तक सीमित है। इसके कारण DRAM में SRAM की तुलना में अधिक अंतर्निहित विलंबता है, जो इसे सभी के लिए उपयोग करने के लिए सार्थक नहीं बनाता है, लेकिन सबसे बड़ा कैश है, जहां कम मिस रेट का भुगतान करेगा।
साथ ही, जहां तक विलंबता का संबंध है, कठिनाई का एक बड़ा हिस्सा भौतिक दूरी के संकेतों को यात्रा करना है। प्रकाश केवल 3 गीगाहर्ट्ज सीपीयू की घड़ी की अवधि में 10 सेमी की यात्रा कर सकता है। बेशक, सिग्नल मरने के दौरान सीधी रेखा में यात्रा नहीं करते हैं और न ही वे बफरिंग और फैन-आउट की आवश्यकता के कारण प्रकाश की गति के करीब किसी भी चीज का प्रचार करते हैं, जो प्रसार में देरी करता है। तो, अधिकतम दूरी एक मेमोरी सीपीयू से दूर हो सकती है ताकि विलंबता के 1 घड़ी चक्र को बनाए रखने के लिए अधिकतम कुछ सेंटीमीटर हो, जो उपलब्ध क्षेत्र में समायोजित की जाने वाली स्मृति की मात्रा को सीमित करता है। इंटेल के नेहेलम प्रोसेसर ने वास्तव में L2 कैश बनाम पेनी की क्षमता को आंशिक रूप से अपनी विलंबता को बेहतर बनाने के लिए कम कर दिया, जो उच्च प्रदर्शन के लिए है। * यदि हम विलंबता के बारे में इतना ध्यान नहीं रखते हैं, तो मेमोरी को पैकेज पर रखने का कोई कारण नहीं है।
यह भी ध्यान दिया जाना चाहिए कि अधिकांश कार्यभार के लिए कैश हिट दर बहुत अधिक है: लगभग सभी व्यावहारिक मामलों में 90% से ऊपर, और 99% से ऊपर भी असामान्य रूप से नहीं। इसलिए, मरने पर बड़ी यादों को शामिल करने का लाभ स्वाभाविक रूप से इस कुछ प्रतिशत यादों के प्रभाव को कम करने के लिए सीमित है। एंटरप्राइज़ सर्वर मार्केट (जैसे कि पॉवर) के लिए लक्षित प्रोसेसर में आम तौर पर भारी कैश होते हैं और लाभदायक रूप से ईडीआरएएम को शामिल कर सकते हैं क्योंकि यह कई एंटरप्राइज वर्कलोड के बड़े सेट को समायोजित करने के लिए उपयोगी है। हैसवेल में यह GPU का समर्थन करने के लिए है, क्योंकि बनावट बड़े हैं और कैश में समायोजित नहीं किए जा सकते हैं। ये आज ईडीआरएएम के लिए उपयोग के मामले हैं, न कि विशिष्ट डेस्कटॉप या एचपीसी वर्कलोड, जो विशिष्ट कैश पदानुक्रम द्वारा बहुत अच्छी तरह से परोसे जाते हैं।
टिप्पणियों में उठाए गए कुछ मुद्दों को संबोधित करने के लिए:
इन ईडीआरएएम कैश का उपयोग मुख्य मेमोरी के स्थान पर नहीं किया जा सकता है क्योंकि वे एल 4 शिकार कैश के रूप में डिज़ाइन किए गए हैं। इसका मतलब है कि वे अस्थिर और प्रभावी रूप से सामग्री-पता योग्य हैं, ताकि उनमें संग्रहीत डेटा को किसी विशिष्ट स्थान पर रहने के रूप में नहीं माना जाता है, और किसी भी समय खारिज किया जा सकता है। इन गुणों को रैम की आवश्यकता के साथ प्रत्यक्ष-मैप और लगातार होने के लिए सामंजस्य करना मुश्किल है, लेकिन उन्हें बदलने के लिए अपने इच्छित उद्देश्य के लिए कैश को बेकार कर देगा। यह निश्चित रूप से एक अधिक पारंपरिक डिजाइन की यादों को एम्बेड करने के लिए संभव है, जैसा कि माइक्रोकंट्रोलर में किया जाता है, लेकिन यह बड़ी याददाश्त वाले सिस्टम के लिए उचित नहीं है क्योंकि कम विलंबता मुख्य मेमोरी में उतना फायदेमंद नहीं है जितना कि कैश में है, इसलिए बढ़ाना या कैश जोड़ना एक अधिक सार्थक प्रस्ताव है।
गीगाबाइट के आदेश पर क्षमता के साथ बहुत बड़े कैश की संभावना के रूप में, एक कैश को केवल आवेदन के लिए काम कर रहे सेट के अधिकांश आकार में होना आवश्यक है। एचपीसी एप्लिकेशन टेराबाइट डेटासेट के साथ सौदा कर सकते हैं, लेकिन उनके पास अच्छे अस्थायी और स्थानिक इलाके हैं, और इसलिए उनके कामकाजी सेट आमतौर पर बहुत बड़े नहीं हैं। बड़े काम करने वाले सेट के साथ एप्लिकेशन जैसे डेटाबेस और ईआरपी सॉफ्टवेयर हैं, लेकिन इस तरह के वर्कलोड के लिए अनुकूलित प्रोसेसर के लिए केवल एक सीमित बाजार है। जब तक सॉफ़्टवेयर को वास्तव में इसकी आवश्यकता नहीं होती, तब तक अधिक कैश जोड़ने से बहुत तेज़ी से कम रिटर्न मिलता है। हाल ही में हमने देखा है कि प्रोसेसर प्रीफैच निर्देशों को प्राप्त करते हैं, इसलिए कैश का अधिक कुशलता से उपयोग किया जा सकता है: कोई व्यक्ति इन निर्देशों का उपयोग मेमोरी एक्सेस पैटर्न की अप्रत्याशितता के कारण होने वाले मिक्स से बचने के लिए कर सकता है, बजाय काम के सेट के पूर्ण आकार के,
* विलंबता में सुधार केवल कैश के छोटे भौतिक आकार के कारण नहीं था, बल्कि इसलिए भी कि सहानुभूति कम हो गई थी। नेह्म में कई अलग-अलग कारणों से पूरे कैश पदानुक्रम में महत्वपूर्ण परिवर्तन हुए थे, जिनमें से सभी प्रदर्शन में सुधार करने पर केंद्रित नहीं थे। इसलिए, जबकि यह एक उदाहरण के रूप में है, यह एक पूर्ण खाता नहीं है।