एक बात जिस पर आप विचार नहीं कर रहे हैं, वह यह है कि एक योजनाबद्ध में एक बोर्ड को ठीक से रखने के लिए पर्याप्त जानकारी नहीं है ।
मूल रूप से, पीसीबी लेआउट को प्रति भाग कुछ दर्जन लेआउट आवश्यकताओं के लिए विचार और आवास की आवश्यकता होती है , जिनमें से कोई भी योजनाबद्ध में संहिताबद्ध नहीं है। बस बायपास कैपेसिटर पर विचार करें। प्रत्येक घटक के लिए एक स्वचालित प्रणाली को बाईपास संधारित्र को ठीक से रखने के लिए, आपको योजनाबद्ध पर कुछ अतिरिक्त निर्देशों की आवश्यकता होगी जो ऑटोरैटर को निर्देशित करें कि दो नोड्स के बीच का निशान एक निश्चित लंबाई से कम होना चाहिए।
संभवतः, आपको विभिन्न निर्देशों के लिए लंबाई कम करने की प्राथमिकता को सांकेतिक शब्दों में बदलना करने के लिए और निर्देशों की आवश्यकता होगी , कुछ अंतर जोड़े / नियंत्रित प्रतिबाधा, गार्ड निशान (यदि आवश्यक हो), आदि के लिए ...
मूल रूप से, बहुत सारे अतिरिक्त चर हैं जो प्लेसमेंट को ड्राइव करते हैं जो आमतौर पर योजनाबद्ध / रॉटस्नेस्ट दस्तावेजों में बिल्कुल भी एन्कोडेड नहीं होते हैं।
इसके अलावा, भले ही आप मान लें कि आपके पास उपरोक्त सभी डिज़ाइन की कमी है, एक सामान्य लेआउट के लिए समस्या स्थान का विशाल आकार बहुत बड़ा है । यह हजारों इनपुट के साथ एक समीकरण को हल करने की कोशिश करने के बराबर है, जहां हर इनपुट का अन्य सभी पर एक अलग, गैर-रैखिक प्रभाव पड़ता है। प्रभावी रूप से, समस्या पूरी तरह से एक जानवर-बल के नजरिए से भिन्न है। इसलिए किसी भी समाधान में किसी न किसी प्रकार के हेयुरिस्टिक मैकेनिज्म को शामिल करना चाहिए, जिसकी अपनी जटिलताएं हैं।
वास्तविक रूप से, प्राथमिक कारण कम से कम बेहतर ऑटोरटाउटर्स नहीं हैं कि कोई बाजार नहीं है। EDA बाजार कई अन्य आला, विशेष प्रयोजन सॉफ्टवेयर बाजारों की तुलना में तुलनात्मक रूप से छोटा है, और यहां तक कि सबसे अच्छा ऑटोरैटर कभी भी एक वास्तविक मानव द्वारा एक वास्तविक लेआउट से संपर्क नहीं करेगा।
जब एक विशेष रूप से उबाऊ लेआउट के बीच में, मेरे पास आमतौर पर वेक्टर फ़ील्ड्स और सिम्युलेटेड एनेलिंग के साथ कुछ करके अपने ऑटोरैटर को डिजाइन करने की कोशिश की कुछ कल्पनाएं होती हैं, लेकिन यहां तक कि केवल एक स्थानीय इष्टतम दृष्टिकोण होगा, बल्कि तब एक सामान्य इष्टतम लेआउट।