ट्रांजिस्टर S8050 D 331 1MHz पर

Question

सबसे पहले मैं आपको बता दूं, मुझे सर्किट में ट्रांजिस्टर के बारे में ज्यादा जानकारी नहीं है। मैं एक ट्रांजिस्टर S8050 D 331 कर रहा हूं, और यह नीचे दिए गए योजनाबद्ध की तरह जुड़ा हुआ है। समस्या यह है कि मैं 300 वर्ग हर्ट्ज से ऊपर इनपुट स्क्वायर वेव सिग्नल लागू करता हूं। ट्रांजिस्टर उस तेजी से पीछा नहीं कर रहा है। क्या यह सामान्य है? डेटा शीट में यह कहता है कि 150 मेगाहर्ट्ज संक्रमण आवृत्ति।

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

इनपुट संकेत के 100 kHz पर आउटपुट:

300 kHz इनपुट सिग्नल पर आउटपुट:

500 kHz इनपुट सिग्नल पर आउटपुट:

Comments

वैसे, प्रश्न के दस्तावेजीकरण के लिए, योजनाबद्ध और अच्छे माप के साथ +1।

— ब्रायन ड्रमंड बाद

+1 - अच्छा प्रलेखन, जैसा कि ब्रायन कहते हैं। लेकिन यह भी ध्यान दें कि आपके पास "प्लेन साइट में छिपा हुआ है" कई चीजें हैं जिन्हें संभव होने के लिए बहुत अच्छे उत्तर के लिए जाना जाना चाहिए। अधिक विवरण के लिए मेरा उत्तर देखें, लेकिन ध्यान दें कि जैसे आपने हमें बताए बिना रीडिंग के बीच आस्टसीलस्कप सेटिंग्स को बदल दिया है, और आप आधार पर "इनपुट सिग्नल" एटी दिखाते हैं जब वास्तव में यह शुद्ध "सिर्फ सही" आधार ड्राइव नहीं है, लेकिन है अपनी खुद की विशेषताएं जो शायद मायने रखती हैं, और हम यह नहीं जानते कि आपने जो कुछ भी देखा है, उसका पूरा विवरण क्या है - और यह बहुत मायने रखता है। मैं एक उत्कृष्ट से अधिक महत्वपूर्ण होने की कोशिश नहीं कर रहा हूँ ...

— रसेल मैकमोहन

... पहला सवाल, लेकिन यह बताते हुए कि स्पष्ट उत्कृष्टता में भी ऐसी चीजें हो सकती हैं जो स्पष्ट से कम हो सकती हैं जो कि उत्तर को प्रभावित कर सकती हैं और अगर ansawers को पूरा करना है तो यह जानना आवश्यक है।

— रसेल मैकमोहन 16

Answer 1

यहां दो चीजें चल रही हैं, ट्रांजिस्टर की टर्नऑफ स्पीड और परजीवी कैपेसिटी के साथ रेसिस्टर की समाप्ति का समय।

BJT धीरे-धीरे बंद हो जाता है, खासकर जब संतृप्ति से बाहर आ रहा हो। आधार को चलाने वाला सर्किट दो तरीकों से इसमें मदद कर सकता है। यह ट्रांजिस्टर को संतृप्ति में चलाने से बच सकता है, और यह सक्रिय रूप से आधार को कम कर सकता है, न कि इसे केवल तैरने के लिए छोड़ दें, ताकि ट्रांजिस्टर बंद हो जाए।

संतृप्ति से बचने का एक तरीका यह है कि ट्रांजिस्टर को उसके ऑपरेटिंग रेंज के मध्य में बायस कर दिया जाए, फिर एक सिग्नल को पर्याप्त रूप से फीड किया जाए जिससे आउटपुट पास जा सके, लेकिन वास्तव में कम सीमा तक नहीं। दूसरा तरीका बेस से कलेक्टर तक एक Schottky डायोड है। यह बेस से करंट खींचता है जो अन्यथा कलेक्टर को बहुत कम होने पर ट्रांजिस्टर को संतृप्त करेगा।

परजीवी समाई प्रभाव को कम करने के लिए, कम प्रतिबाधा का उपयोग करें क्योंकि आप वर्तमान के लिए खर्च करने को तैयार हैं। उदाहरण के लिए, क्या आप 10 के कारक द्वारा प्रतिरोधक मानों को घटा सकते हैं और फिर उसी वोल्टेज के साथ अंत करने के लिए ट्रांजिस्टर की धारा को 10 के कारक से बढ़ा सकते हैं? यदि ऐसा है, तो कोशिश करें।

Answer 2

उन्होंने क्या कहा,

परंतु

"रिसटाइम" एक माइक्रोसेकंड या उससे अधिक का 1/3 प्रतीत होता है। इसका मतलब है कि 1000 ओम के प्रभावी प्रतिबाधा के साथ फिर प्रभावी समाई C ~~~ = T / R = 0.3 x 10 ^ -6 / 1000 = ~ 300 pF है। यह जानकर कि आपका सर्किट कैसे बनाया गया था और आपके स्कोप की जांच और इसकी सेटिंग्स इस प्रकार के समाई स्तर पर प्रासंगिक हो जाती हैं। चाहे निर्माण कगार पर है जैसे कि vero बोर्ड पर या ब्रेडबोर्ड में एक प्लग पर, चाहे आप "बिट्स ऑफ वायर" या 100 मेगाहर्ट्ज जांच कर रहे हों या ...? जांच के रूप में और आस्टसीलस्कप के ब्रांड और मॉडल सभी MAY पदार्थ। यह संभावना है कि सर्किट खुद इन सभी प्रभावों को निगल रहा है, लेकिन वे इस स्तर पर संभावित रूप से महत्वपूर्ण होने लगते हैं।

प्रत्येक मामले में क्षैतिज (टाइमबेस - यूएस / डिवीजन) और ऊर्ध्वाधर (आयाम वी / डिवीजन) सेटिंग्स क्या हैं?
क्या आपने उन्हें प्रदर्शित परिणामों के बीच बदल दिया? (क्षैतिज = हाँ !, लंबवत = शायद। नीचे देखें)।

तस्वीरें उपयोगी होती हैं और हम दोनों को यह दिखाने का एक अच्छा काम करते हैं कि क्या हो रहा है और आप जो दिखा रहे हैं उसके द्वारा अपने और शायद अपने दर्शकों को बेवकूफ बना रहे हैं।
जब आप 100 kHz सिग्नल से 500 kHz सिग्नल से बदलते हैं, तो तरंग दोनों मामलों में 2 डिवीजनों में रहती है। इसका मतलब यह है कि आपने 5 यूएस / डिवीजन से 1 यूएस / डिवीजन तक 5 के कारक द्वारा टाइमबेस को बदल दिया है। इसका मतलब है कि दृश्य तुलना करते समय पहली तस्वीर में बढ़ती तरंग 5 x धीमी होती है। इससे फर्क पड़ता है जब आप यह पता लगाने की कोशिश कर रहे हैं कि वास्तव में क्या प्रभाव हो रहा है और वे कहां हो रहे हैं।

इसके अलावा, ऐसा लगता है कि आपने पहले की तुलना में लंबवत पैमाने को बदल दिया है, अंतिम तस्वीर में अधिक संवेदनशीलता के साथ ताकि यह लंबा दिखता है। लेकिन, इस अंतर को आपके जांच अंशांकन द्वारा हिसाब किया जा सकता है।

क्या आपने अपनी आस्टसीलस्कप जांच को कैलिब्रेट किया है?
यदि आप अपनी जांच में एक "सही" कम आवृत्ति वर्ग तरंग लागू करते हैं, जैसे कि आपके आस्टसीलस्कप के सामने के पैनल पर एक अंशांकन पिन पर अक्सर उपलब्ध होता है, तो क्या यह एक पूर्ण वर्ग तरंग के रूप में प्रकट होता है, या क्या यह एक गोल अग्रणी बढ़त है?
यदि जांच आपको कम आवृत्ति वर्ग तरंग के लिए एक वर्ग तरंग प्रतिक्रिया प्रदर्शित करने की अनुमति नहीं देती है तो यह उच्च आवृत्तियों पर परिणाम को मुखौटा करेगा। अधिकांश अच्छे (या आधे अच्छे) जांच में पक्ष पर एक समायोजन पेंच होता है जो आपको "ज्ञात वर्ग" तरंग स्रोत से कनेक्ट करने और एक वर्ग तरंग लागू होने तक पेंच को समायोजित करने की अनुमति देता है।
हालांकि यह कुछ हद तक धोखा दे सकता है (भले ही एक तरंग रूप वर्ग की परवाह किए बिना) यह तब तक एक वैध संचालन है जब तक कि तरंग वास्तव में चौकोर है।

और यह भी - आप ट्रांजिस्टर बेस पर ड्राइविंग स्रोत नहीं दिखाते हैं, और यह मायने रखता है। आप आमतौर पर शायद 5 वोल्ट के स्रोत से एक ड्राइव अवरोधक का उपयोग करेंगे, और यह अवरोधक मान परिणाम के लिए एक विशाल अंतर बना सकता है। अक्सर ड्राइव रेसिस्टर में "स्पीडअप कैपेसिटर" जोड़कर आवृत्ति प्रतिक्रिया में पर्याप्त सुधार प्राप्त किया जा सकता है। आधार को बंद करते समय यह संधारित्र एक कैपेसिटिव वोल्टेज कदम के साथ धीमी प्रतिरोधक निर्वहन को प्रभावी ढंग से बायपास करने के लिए बेस कैपेसिटेंस के साथ संयोजन के रूप में एक विभक्त के रूप में कार्य करता है। 100 pF से शायद 1 nF पार (समानांतर में) के साथ एक संधारित्र जोड़ना ड्राइव अवरोधक एक महत्वपूर्ण अंतर बना सकता है।

Answer 3

आप इसे संतृप्त कर रहे हैं। "इनपुट सिग्नल" और बेस के बीच रेसिस्टर्स को बढ़ाकर बेस करंट को कम करें, ताकि बेस करंट कलेक्टर करंट के 10% से कम हो - आइकॉन / 20 ट्राई करें। एक चाल तब आधार से कलेक्टर तक एक स्कूटी डायोड जोड़ने के लिए है, जब आधार <Vb के आधार वर्तमान के ट्रांजिस्टर को लूटने के लिए। अधिक जानकारी के लिए यह प्रश्नोत्तर देखें ।

Answer 4

आपके द्वारा किए जा रहे खराब प्रदर्शन का पहला कारण वही है जो दूसरे पहले ही कह चुके हैं: आप ट्रांजिस्टर को संतृप्त कर रहे हैं।

$\Omega$

यदि आप एक तेज़ स्विचिंग प्रदर्शन प्राप्त करना चाहते हैं, तो दूसरी ओर आप एक छोटे कलेक्टर रोकनेवाला पर बिजली बर्बाद नहीं करना चाहते हैं, मेरा सुझाव है कि आप इसके बजाय टोटेम पोल संरचना या लॉजिक गेट का उपयोग करें।