मैं अभी इलेक्ट्रिकल इंजीनियरिंग साहित्य को मज़बूती से बनाने के लिए नियोजित रणनीतियों के आधार पर कंघी कर रहा हूं जो अत्यधिक जटिल लेकिन साथ ही अत्यंत नाजुक प्रणाली जैसे DRAM, जहां आपके पास कई लाखों घटकों की एक सरणी है और जहां एक एकल विफलता पूरे सिस्टम को ईंट कर सकती है ।
ऐसा लगता है कि एक सामान्य रणनीति जो नियोजित है वह एक बहुत बड़ी प्रणाली का निर्माण है, और फिर चयनात्मक फ़्यूज़ का उपयोग करके क्षतिग्रस्त पंक्तियों / स्तंभों का चयनात्मक निष्क्रिय करना। मैंने पढ़ा है [१] कि (२०० 2008 के अनुसार) कोई DRAM मॉड्यूल लाइन में काम नहीं कर रहा है, और यह कि १ जीबी DDR3 मॉड्यूल के लिए, मरम्मत की सभी तकनीकों के साथ, कुल उपज ~ ०% से लगभग that०% हो जाती है। ।
हालाँकि, यह केवल एक डेटा बिंदु है। मैं जो सोच रहा हूं, क्या यह कुछ ऐसा है जो क्षेत्र में विज्ञापित हो जाता है? क्या एसओए की तुलना में उपज में सुधार पर चर्चा करने के लिए एक अच्छा स्रोत है? मेरे पास इस तरह के स्रोत हैं [2], जो पहले सिद्धांतों से तर्क से उपज पर चर्चा करने का एक अच्छा काम करते हैं, लेकिन यह 1991 है, और मैं कल्पना करता हूं / आशा करता हूं कि चीजें अब बेहतर हैं।
इसके अतिरिक्त, क्या निरर्थक पंक्तियों / स्तंभों का उपयोग आज भी नियोजित है? इस अतिरेक प्रौद्योगिकी के लिए कितने अतिरिक्त बोर्ड स्थान की आवश्यकता होती है?
मैं टीएफटी डिस्प्ले जैसी अन्य समानांतर प्रणालियों को भी देख रहा हूं। एक सहयोगी ने उल्लेख किया कि सैमसंग ने एक बिंदु पर, टूटे हुए डिस्प्ले का निर्माण करना सस्ता पाया और फिर एक स्वीकार्य उपज के लिए उनकी प्रक्रिया में सुधार करने के बजाय उन्हें सुधार दिया। मैं अभी तक इस पर एक अच्छा स्रोत खोजने के लिए है, हालांकि।
refs
[१]: गुटमैन, रोनाल्ड जे, एट अल। वेफर स्तर 3-डी Ics प्रक्रिया प्रौद्योगिकी। न्यू यॉर्क: स्प्रिंगर, 2008. [2]: होरिगुची, मसाही, एट अल। "उच्च घनत्व वाले DRAMs के लिए एक लचीली अतिरेक तकनीक।" सॉलिड-स्टेट सर्किट, IE.1 जर्नल ऑफ़ 26.1 (1991): 12-17।