बाईपास कैपेसिटर की विशेषता

Question

मैं कुछ पोस्ट के माध्यम से Decoupling कैप्स के साथ-साथ इस ऐप नोट Xilinx पावर डिस्ट्रीब्यूशन नेटवर्क को पढ़ रहा था ।

बिजली वितरण प्रणाली के भीतर संधारित्र मूल्यों के संबंध में मेरा एक प्रश्न है। दुर्भाग्य से मुझे विश्वास है कि मुझे यह प्रश्न पूछने से पहले पृष्ठभूमि को थोड़ा सा देना होगा।

जैसा कि फ़ोरम पोस्ट और ऐप नोट में कहा गया है कि कैपेसिटर की भौतिक ज्यामिति आत्म-प्रेरण को निर्धारित करती है। संधारित्र को डिकूप करने के मामले में आंतरिक प्रतिरोध, अधिष्ठापन और धारिता के साथ एक छोटी विद्युत आपूर्ति के रूप में मॉडलिंग की जा सकती है। आवृत्ति डोमेन में संधारित्र के आंतरिक प्रतिबाधा का दृश्य एक "गर्त" है जहां गर्त की शुरुआत (शून्य) समाई मूल्य द्वारा निर्धारित होती है और अंत (पोल) परजीवी-प्रेरण से होता है। गर्त का निम्नतम बिंदु या तो परजीवी प्रतिरोध या संधारित्र / परजीवी प्रेरण मूल्य (जो भी एक उच्च प्रतिबाधा पैदा करता है) के एलसी संयोजन के अनुनाद आवृत्ति के निम्नतम मूल्य द्वारा निर्धारित किया जाता है।

निम्नलिखित एक संधारित्र की विशेषताओं को दर्शाने वाली छवि है

यहाँ अनुनाद आवृत्ति के लिए समीकरण है।

$$\frac{1}{2\pi \sqrt{L \times C}}$$

इस तर्क से कोई भी दिए गए पैकेज के आकार में सबसे बड़े आकार के संधारित्र का चयन कर सकता है, उदाहरण के लिए 0402, और पोल के गुण नहीं बदलेंगे और केवल शून्य को कम आवृत्ति पर ले जाया जाएगा (छवि में, नीचे की ओर ढलान होगा बड़े संधारित्र मूल्यों के लिए बाईं ओर ले जाया गया) आवृत्ति के एक व्यापक बैंडविथ को बाईपास करने की अनुमति देता है। गुंजयमान ध्रुव जो संधारित्र के ऊपरी भाग को परिभाषित करता है, उसी पैकेज आकार के किसी भी उच्च मान संधारित्र को सम्मिलित करना चाहिए।

बाद में ऐप नोट में "कैपेसिटर प्लेसमेंट" नामक एक अनुभाग है, जहां ओलिन की प्रतिक्रिया में वर्णित है, कैपेसिटर की प्रभावशीलता न केवल टोपी के अधिष्ठापन की चिंता करती है, बल्कि टोपी के प्लेसमेंट के साथ भी है । बोलचाल की दृष्टि से समस्या यह है: जैसे ही आईसी अधिक शक्ति खींचना शुरू करता है वोल्टेज शिथिल होने लगता है, जिस समय उस सैग को डिकूपिंग कैपेसिटर द्वारा देखा जाना चाहिए वह उस सामग्री की प्रसार गति से निर्धारित होता है जो सिग्नल (वोल्टेज) ड्रॉप) यात्रा करनी चाहिए, मूल रूप से करीब बेहतर है। एक उदाहरण ऐप नोट के भीतर किया गया है जो इस प्रकार है

0.001uF X7R सिरेमिक चिप संधारित्र, 0402 पैकेज लिस = 1.6 एनएच (परजीवी आत्म-प्रेरण और बोर्ड अधिष्ठापन दोनों का सैद्धांतिक समावेश)

अनुनाद आवृत्ति जिस पर संधारित्र में सबसे कम प्रतिबाधा होती है, उसे रूप में दिया जाता है

$$Fris = \frac{1}{2\pi \sqrt{L \times C}}$$ $$Fris = \frac{1}{2\pi \sqrt{1.6\times10^-9 \times 0.001\times10^-6}} = 125.8MHz$$

इस आवृत्ति की अवधि ट्रिस है

$$Tris = \frac{1}{Fris}$$ $$Tris = \frac{1}{125.8\times10^6} = 7.95ns$$

एक संधारित्र प्रभावी होने के लिए वोल्टेज की तुलना में तेजी से प्रतिक्रिया करने में सक्षम होने की आवश्यकता होती है, जो एक पिन पर शिथिल हो सकता है। यदि वोल्टेज सैग 7.95 से अधिक तेजी से घटित होता है, तो पिन पर डिप के बीच कुछ समय होगा और कैपेसिटर की क्षमता उस स्पिक में प्रतिक्रिया करने के लिए वोल्टेज स्पाइक्स में प्रकट होगी जो वोल्टेज को ब्राउन आउट के बिंदु तक नीचे गिरा सकती है, या रीसेट करें। संधारित्र के प्रभावी रहने के लिए वोल्टेज में धीमी गति से परिवर्तन होना चाहिए, फिर प्रतिध्वनि अवधि (ट्रिस) का कुछ अंश। इस कथन की मात्रा निर्धारित करने के लिए संधारित्र की एक प्रभावी प्रभावी प्रतिक्रिया समय प्रतिध्वनि आवृत्ति का 1/40 वां है, इसलिए इस संधारित्र की प्रभावी आवृत्ति वास्तव में है

$$Effective Fris = \frac{125.8\times10^6}{40} = 3.145MHz$$

या संधारित्र एक डुबकी को कवर करने में सक्षम होगा जो कि .318uS अवधि में होता है।

$$Effective Tris = \frac{1}{3.145\times10^6} = .318us$$

दुर्भाग्य से एक संधारित्र को आमतौर पर एक पिन के ऊपर नहीं रखा जा सकता है, इसलिए पीसीबी द्वारा बनाई गई सामग्री द्वारा योगदान दिया गया एक और विलंब है। इस देरी को सामग्री के प्रसार की गति के रूप में चित्रित किया जा सकता है। ऐप नोट में एक मानक FR4 ढांकता हुआ की प्रसार गति 166ps प्रति इंच है।

ऊपर से प्रभावी अनुनाद अवधि (ट्रिस) और सामग्री के प्रसार की गति का उपयोग करके हम उस दूरी को पा सकते हैं जिस पर संधारित्र प्रभावी फ्रिस में प्रभावी रहता है।

$$Distance(x) = \frac{time(t)}{speed(\frac{t}{x})}$$ $$Distance(x) = \frac{.318\times10^-6}{1.66\times10^-12} = 1.20in$$

अंत में मैं अपना प्रश्न पूछ सकता हूं!

चूँकि पैकेज का आकार टोपी का वह भाग होता है जो कि खंभे को छोटा करता है या मॉडल किए गए बिजली की आपूर्ति के प्रतिबाधा के ऊपरी हिस्से को बढ़ाता है, तो मुझे 0.001uF कैप 0402 पैकेज या 0.47 %F कैपेसिटर का उपयोग करने से कोई फर्क नहीं पड़ता। 0402 पैकेज। टोपी के फ्रिस को निर्धारित करने के लिए एक बेहतर तरीका वह आवृत्ति है जिस पर या तो आंतरिक प्रतिरोध या ध्रुव के साथ प्रभावी धारिता प्रतिच्छेदन होता है (जो भी अधिक हो)। क्या ये सही है? या क्या कोई अन्य कारक है जिसे मैंने ध्यान में नहीं रखा है?

Comments

वाह! और फिर कहते हैं कि हम सिर्फ एक 100nF कैप लगाते हैं :-)

— फेडेरिको रुसो

गुंजयमान आवृत्ति की आपकी गणना एक वर्गमूल को याद कर रही है। यह F = 1 / (2 Pi sqrt (LC)) होना चाहिए।

— ओलिन लेट्रोप

आकार है महत्वपूर्ण। 1nF कैप डुबकी लगाने के लिए पर्याप्त ऊर्जा नहीं रख सकती है। आपको यह जानना होगा कि किस तरह का करंट डुबकी और इसकी अवधि का कारण बनता है।

— स्टीवनव

@ ओलिन लेट्रोप वाह धन्यवाद! अच्छी तरह से प्रतिष्ठा मुझे फिर से धड़कता है, 10 के बिना पोस्ट को संपादित नहीं कर सकता ... अगर मैं कभी वहां पहुंचता हूं, तो मैं इसे ठीक करूंगा।

— दवे

@Dave: "संधारित्र की एक स्वीकृत प्रभावी प्रतिक्रिया समय अनुनाद अवधि का 1/40 वां है", लेकिन फिर आप आवृत्ति को 40 से विभाजित करते हैं। अवधि को विभाजित करना = आवृत्ति को गुणा करना।

— फेडेरिको रूसो

Answer 1

मेरी पसंदीदा इलेक्ट्रॉनिक्स पुस्तक " हाई स्पीड डिजिटल डिज़ाइन: ए हैंडबुक ऑफ़ ब्लैक मैजिक " है। इस पुस्तक की पुरजोर सिफारिश की जाती है। यह महंगा लगता है, लेकिन यह पूरी तरह से पैसे के लायक है। इस किताब में बाईपास कैप चुनने पर 12 पेज हैं! लेखक, हॉवर्ड जॉनसन भी विषयों में से एक के रूप में डिकूपिंग कैप्स के साथ कुछ कक्षाएं सिखाता है।

कुछ महत्वपूर्ण चीजें जो मैंने वर्षों से सीखी हैं, और इस पुस्तक का समर्थन किया है, यह है कि डिकूपिंग कैप्स के साथ "मानक अभ्यास" लगभग हमेशा गलत होते हैं और विज्ञान की तुलना में अधिक कला है जब उन्हें चुनना और उन्हें रूट करना आता है। ।

बहुत सारी गणनाएं हैं जो आप डिकॉपिंग कैप्स के बारे में कर सकते हैं, लेकिन उनमें से बहुत सी चीजें कई चीजों के कारण सटीक नहीं हैं। टोपियां स्वयं बेतहाशा भिन्न होती हैं (विशेषकर एक्स 7 आर जैसे उच्च ढांकता हुआ कैप)। पीसीबी लेआउट चीजों को बहुत बदल देता है (और आपको इसके लिए 3-डी में सोचने की आवश्यकता होगी)। तापमान और वोल्टेज कैप के व्यवहार को बदल देगा। सिंगल कैप एक "पावर सप्लाई स्मूथिंग कैप" और "एसी सिग्नल रिटर्न बायपास कैप" दोनों के रूप में व्यवहार करेगा। आदि।

जॉनसन ने क्या किया, बहुत प्रयोग के बाद, यह पता लगाना कि प्रेरण सबसे महत्वपूर्ण कारक है और यह लगभग हर दूसरे विचार को स्वीकार करता है। इसलिए डिकूपिंग कैप्स को चुनने और रखने के दौरान सबसे अधिक व्यावहारिक मूल्य के साथ शारीरिक रूप से छोटे कैप का बहुत अधिक उपयोग करना है, और उन्हें रूट करना है ताकि कुल अधिष्ठापन यथासंभव कम हो।

आदर्श 0402 पैकेज में बहुत सारे 0.1 यूएफ कैप का उपयोग करना होगा। उन्हें पीसीबी के पीछे की तरफ चिप के नीचे रखें। नीचे दी गई छवि के अनुसार टोपी को रूट किया जाए। और वीआईएएस सीधे पॉवर / ग्राउंड प्लेन में जाते हैं (चिप के पॉवर पिंस पर नहीं, क्योंकि यह आमतौर पर इंडक्शन बढ़ाता है)। यदि आप टोपी को चिप के नीचे रखते हैं तो कभी-कभी आप बिना किसी समस्या के समान साझा कर सकते हैं।

0.1 यूएफ कैप क्यों चुना गया इसका कारण यह है कि यह 0402 पैकेज में सबसे अधिक व्यावहारिक है। 0402 को क्यों चुना गया इसका कारण यह है कि यह सबसे छोटा व्यावहारिक आकार है, और आप प्रभावी ईएसएल / ईएसआर को नीचे लाने के लिए उनमें से बहुत का उपयोग करना चाहते हैं। बेशक आप सभी दांव बंद हैं यदि आपके पास बिजली और जमीन के विमानों के बिना एक 2 परत पीसीबी है।

मैं गणित के उपयोग को कम नहीं करना चाहता, लेकिन यह महत्वपूर्ण है, लेकिन बिजली की आपूर्ति डिकॉप्लिंग और एसी रिटर्न पथ की जटिलता अक्सर गणित को वास्तविक दुनिया में व्यावहारिक नहीं बनाती है। वास्तविक दुनिया में, "अंगूठे का नियम" वास्तव में मदद करता है। इस विषय के लिए अंगूठे के कई नियमों में से, यह केवल हावर्ड जॉनसन है, जिसने साबित किया है कि अन्य नियम काम नहीं करते हैं और इस बेहतर नियम को प्रदान करते हैं। मेरे प्रयोग और अनुभवों ने इसे सच कर दिखाया है।

Comments

हां, जब तक आप शून्य से गुणा करना और अंत में उचित मात्रा जोड़ना याद करते हैं, तब तक समीकरण महत्वपूर्ण हैं।

— ओलिन लेट्रोप

@ ओलिन लेट्रोप दोह! मैं शून्य से विभाजित कर रहा हूं, न कि बहुविकल्पी। इसलिए इसने मेरे लिए कभी काम नहीं किया!

बाईपास कैप वीडीडी-वीएसएस में स्थानीय डिपों को कम करने के लिए दोनों की सेवा करते हैं, और मुख्य आपूर्ति चालू में वृद्धि को कम करने के लिए भी। बशर्ते VDD-VSS समस्याओं का कारण बनने के लिए इतना कम न हो, आगे की आपूर्ति में आने वाली कटौती VDD-VSS डिप्स (पूर्व के ईएमआई के बाद से) में कटौती की तुलना में अधिक उपयोगी है। मुझे उम्मीद होगी कि ग्राउंड प्लेन और चिप की आपूर्ति के बीच बाईपास कैप होने से ईएमआई में कमी आएगी; क्या आप उस के साथ सहमत करेंगें?

— 23

@ सुपरकैट मैं पूरी तरह से फॉलो नहीं किया। सीधे बिजली / जीएन पिन पर कैप्स बिजली से संबंधित ईएमआई को कम कर देंगे, लेकिन संकेतों के बढ़ते लूप क्षेत्र के कारण ईएमआई में वृद्धि होगी और साथ ही साथ वापसी मार्ग। अगर मुझे विमानों के लिए पिन या कैप w / vias के बीच कैप का चयन करना है तो मैं विमानों के साथ vias के साथ जाऊंगा। अगर आप पीसीबी के पीछे की तरफ कैप लगाते हैं तो आपके लिए केक खाना संभव है। अगर मैं ऐसा नहीं कर सकता, तो मैं दोनों को जितना संभव हो उतना "रचनात्मक मार्ग" करूंगा - अनिवार्य रूप से समझौता, शायद अधिक कैप होने और हर जगह उन्हें डालकर मैं एक फिट हो सकता हूं।

@ डेविड केसरर: मेरा विचार यह है कि यदि टोपी आपूर्ति और चिप के बीच है, तो आपूर्ति का dI / dt उस राशि तक सीमित हो जाएगा, जो बाईपास कैप वोल्टेज sags द्वारा होती है। अन्यथा यदि उदाहरण के लिए पिंस और आपूर्ति के बीच इंडक्शन 10x है जो पिन और कैप के बीच इंडक्शन का है, तो किसी भी वर्तमान स्पाइक का 10% आपूर्ति के माध्यम से प्रेषित किया जाएगा। क्या मेरी सोच में गलती है?

— सुपरैट