आईसी या आईसी पैकेज में निर्मित डिकूपिंग कैप क्यों नहीं हैं?


48

शीर्षक शायद काफी अच्छा है, लेकिन मैंने हमेशा सोचा है कि डिकूपिंग कैप्स को चिप में या कम से कम आईसी पैकेजिंग में क्यों नहीं बनाया गया है?


2
वे कभी-कभी होते हैं! मैंने उनके साथ पीसी सीपीयू देखा है। यह सामान्य उपकरणों के लिए बहुत महंगा है, और उन्हें बहुत बड़ा बना देगा।
लियोन हेलर

जैसा कि लोगों ने उल्लेख किया है कि आप सॉकेट में निर्मित कैप प्राप्त कर सकते हैं। मैंने पाया कि ये आरएस अन्य आपूर्तिकर्ताओं को भी बेच सकते हैं। हालांकि वे अधिक महंगे हैं तो बस मानक कुर्सियां। मुझे लगता है कि अलग से सॉकेट और कैप खरीदने की तुलना में उद्योग में लागत इसके लायक नहीं हो सकती है।
डीन

3
@ लियोन: कि एक टिप्पणी के बजाय एक उत्तर हो सकता है :)
एंडोलिथ

1
@endolith - यह एक जवाब था ! यह लियोन के लिए बहुत मुश्किल नहीं है। :-)
स्टीवनव

जवाबों:


37

एक चिप पर कैपेसिटर को एकीकृत करना महंगा है (उन्हें बहुत अधिक स्थान की आवश्यकता है) और बहुत कुशल नहीं है (आप बहुत छोटे कैपेसिटर तक सीमित हैं)।
पैकेजिंग न तो कमरे की पेशकश करता है, न ही कैपेसिटर बॉन्डिंग के रास्ते में होगा।

संपादित करें
आईसी पैकेज लघुकरण सेलफ़ोन बाजार द्वारा संचालित होता है (एक वर्ष में सैकड़ों मेगाडेविस, यदि गीगाडेविस नहीं)। हम हमेशा छोटे पैकेज चाहते हैं, दोनों क्षेत्र और ऊंचाई में। समस्या क्या है यह देखने के लिए बस अपना सेलफोन खोलें। (मेरा फोन 1 सेमी पतला है, जिसमें आवास शीर्ष और नीचे, एक डिस्प्ले, एक 5 मिमी मोटी बैटरी, और इसके बीच एक घटक के साथ एक पीसीबी शामिल है।) आप एक मिमी से कम BGA पैकेज पा सकते हैं ( यह SRAM पैकेज 0.55 है। मिमी (!))। यह एक 0402 100 nF decoupling संधारित्र की ऊंचाई से कम है।
SRAM की खासियत यह है कि पैकेज का आकार मानक नहीं है। आप 8 मिमी * 6 मिमी पाते हैं, लेकिन 9 मिमी * 6 मिमी। ऐसा इसलिए है क्योंकि पैकेज डाई को यथासंभव बारीकी से फिट करता है। बॉन्डिंग के लिए बस मिमी के एक हिस्से में हर तरफ डाई प्लस। (बीटीडब्लू, बीजीए की मृत्यु एक एकीकृत पीसीबी पर बंधी होती है, जो किनारों से बॉल ग्रिड तक संकेतों को रूट करती है।)
यह एक चरम उदाहरण है, लेकिन अन्य पैकेज जैसे टीक्यूएफपी बहुत अधिक जगह नहीं छोड़ते हैं।

यह पीसीबी पर संधारित्र लेने और रखने के लिए बहुत सस्ता है; आप अन्य घटकों के लिए वैसे भी यह कर रहे हैं।


यह कुछ संदर्भों के लिए अच्छा होगा, लेकिन आवश्यक नहीं है।
कोर्तुक

क्या यह संभव होगा कि कुछ चिप पैकेजों पर, अवतल क्षेत्रों को उस पैकेज के नीचे ढाला जाए जहां कैपेसिटर को बोर्ड पर रखा जा सके? यह उन चिप्स पर काम नहीं करेगा जहां पैकेज और डाई लगभग एक ही आकार के होते हैं, लेकिन कई पैकेज्ड IC पर डाई कैविटी पैकेज का एक छोटा सा हिस्सा होता है।
सुपरकाट

@ कोरटुक - आमतौर पर कोरटुक, हमेशा अधिक चाहने वाले! :-) बात यह है कि निर्माता बयान नहीं करते हैं कि वे डेकोप्लिंग कैपेसिटर को क्यों एकीकृत नहीं करते हैं; उनके लिए यह स्पष्ट है।
स्टीवनवह

मुझे क्षमा करें, लेकिन मैं "यह स्पष्ट नहीं है ..." नहीं खरीदता क्योंकि मुझे लगता है कि यह एक संकीर्ण दृष्टिकोण है जो बड़ी तस्वीर को नहीं देखता है। मैं सेल फोन और पैकेजिंग चिंताओं के बारे में सहमत हूं, यह शायद सच है। यह मुझे लगता है कि एक सामग्री जिसमें वांछित समाई है, पैकेजिंग में डिज़ाइन की जा सकती है और बस तार के बन्धन से बंधी हो सकती है। शायद यह स्पष्ट नहीं है या शायद अधिक संभावना अज्ञानी है। उल्लेख करने के लिए नहीं, मुझे लगता है कि उन्हें किसी भी तरह से एकीकृत की तुलना में बोर्ड पर अधिक स्थान की आवश्यकता होगी।
केनी

@kenny - मैंने कहा कि यह निर्माता के लिए स्पष्ट है, न कि यह हमारे लिए केवल नश्वर होना चाहिए। और एक बाहरी टोपी के बारे में अधिक जगह की आवश्यकता होती है: यह केवल तभी सच है जब उन्हें संधारित्र में फिट होने के लिए पैकेज को बड़ा नहीं करना पड़ता है। और जैसे मैंने बीजीए उदाहरण में समझाया, 0402 को रखने के लिए बस कोई जगह नहीं है, शायद एक भी नहीं 0201. इसके अलावा, बाद वाला 100 nF पर नहीं जाता है। (मैं यह भी सोच रहा हूं कि अगर बॉन्डिंग मशीन को सपाट सतह की आवश्यकता नहीं है।)
स्टीवन्वह

22

εआर

चिप्स में प्रयुक्त सामग्री अर्धचालकों के लिए अनुकूलित की जाती है, न कि कैपेसिटर (यानी अत्यंत उच्च ढांकता हुआ स्थिरांक) में आवश्यक चीजों के लिए। और भले ही वे थे, चिप-कैपेसिटर अभी भी बहुत सारे स्थान का उपयोग करेंगे, जिससे चिप्स बहुत महंगा हो जाएगा। एक चिप चिप संधारित्र के लिए अपेक्षाकृत बड़े क्षेत्र को मूल चिप कार्यक्षमता के लिए आवश्यक सभी मुश्किल प्रक्रिया चरणों से गुजरना होगा। इसलिए, चिप संरचना पर निर्मित एकमात्र कैपेसिटर वे हैं जो वैसे भी बहुत छोटे हो सकते हैं या जिन्हें आईसी के इरादे से बहुत सटीक रूप से ट्रिम किया जाना आवश्यक है, जैसे कि क्रमिक-सन्निकटन एनालॉग-चार्ज का चार्ज पुनर्वितरण कैपेसिटर -डिजीटल कन्वर्टर जो कि छंटनी भी होनी चाहिए जबकि चिप अभी भी निर्मित हो रही है।

चिप की आपूर्ति को कम करने या उसके संदर्भ नोड को बफर करने जैसी चीजों के लिए, जहां संधारित्र का सटीक मान बहुत ज्यादा मायने नहीं रखता है, लेकिन जहां उच्च C * V उत्पाद की आवश्यकता होती है, वहां कुछ कैपेसिटर को रखना बेहतर होता है। ICs। इन्हें इलेक्ट्रोलाइटिक या सिरेमिक सामग्री से बनाया जा सकता है, जो बहुत कम धारिता में वोल्टेज के लिए छंटनी की जाती है, और इन आवश्यकताओं के लिए आदर्श प्रक्रिया में गढ़ी जाती है।

फिर, निश्चित रूप से कुछ हाइब्रिड पैकेजिंग तकनीकें हैं जहाँ सिरेमिक कैपेसिटर को IC के साथ या एक ही पैकेज में रखा जाता है, लेकिन ये ऐसे अपवाद हैं जहाँ या तो कनेक्टर्स की लंबाई एक मानक IC पैकेज और सॉकेट से कैप के माध्यम से मर जाती है बोर्ड पहले से ही बहुत लंबा होगा और इसमें बहुत अधिक अधिष्ठापन होगा, या जहां आईसी निर्माता बोर्ड डिजाइनरों पर वास्तव में अपनी डेटा शीट और एप्लिकेशन नोट को पढ़ने के लिए भरोसा नहीं करना चाहता है कि कैप कहां रखी जानी चाहिए ताकि आईसी को पूरा कर सके विशेष विवरण।


उस जानकारी के लिए धन्यवाद, बहुत उपयोगी। मैं वास्तव में आपके अंतिम पैराग्राफ की तरह एकीकृत पैकेज के बारे में सोच रहा था। ऐसा लगता है कि लीड फ्रेम वेंडर करता है, क्षमा करें यदि यह दिनांकित है, तो यह डिजाइन में हो सकता है। शायद उस प्रक्रिया के बारे में कुछ या ऐसा करने के लिए खर्च क्यों है?
केनी

AFAIK, कैपेसिटर को हाइब्रिड पैकेज में मिलाया जाता है, और हाइब्रिड पैकेज में हमेशा कुछ प्रकार की बोर्ड सामग्री होती है, यह सिरेमिक हो या FR4 के समान हो (लेकिन एक थर्मल एक्सटेंशन विशेषता के साथ जो बेहतर सिलिकॉन से मेल खाता है)। केवल एक डाई, एक लीडफ्रेम और उसके आसपास एक पैकेज के साथ, केवल संबंध है, और कोई टांका नहीं है। मुझे नहीं पता कि क्या वास्तव में कैप बंधी हो सकती हैं।
zebonaut

12

में निर्मित डेकोपिंग कैपेसिटर के साथ आईसी सॉकेट हुआ करते थे। उन्हें वर्षों में नहीं देखा, थियो

यहाँ छवि विवरण दर्ज करें


1
क्या आप इन पुराने आईसी सॉकेट्स के उदाहरण या लिंक प्रदान कर सकते हैं?
जेफ एटवुड

2
सवाल आईसी (डाई) या आईसी पैकेज के भीतर कैप के बारे में था। यह एक आईसी सॉकेट है, पैकेज नहीं। इन सॉकेट्स का आविष्कार शायद पीसीबी पर जगह बचाने के लिए किया गया था जबकि SMT अभी तक आदर्श नहीं था, और वे आम लॉजिक पैकेजों तक सीमित हैं जहाँ GND पिन (# कुल_पिन्स / 2) है और VCC पिन (#tot__pins) पर है
zebonaut

1
@ जेफ़ - मैंने लिंडन के जवाब में एक छवि जोड़ी। अब आप जो नहीं देखते हैं, उसका कारण यह है कि वे केवल एक विशिष्ट पिनिंग पर लागू होते हैं, जैसे Vcc पर पिन 20, gnd on pin 10. आमतौर पर LSTTL और HCMOS बिल्डिंग ब्लॉक्स। उस तरह से बिजली के पिन रखने से शुरू करने के लिए एक बहुत अच्छा विचार था, और यह अब नहीं किया गया है। आधुनिक आईसीएस में कहीं भी उनके पावर पिन बहुत अधिक हो सकते हैं, लेकिन उन्हें अक्सर एक साथ अधिक निकट रखा जाता है। इसके अलावा, यह डीआईएल है !, जो अब और उपयोग करता है? :-)
स्टीवन्वह

1
@ ostvenvh, मुझे पता है कि यह मजाक में है, लेकिन ... हम अभी भी डीआईएल का उपयोग करते हैं, बहुत कुछ! :( उच्च शक्ति के साथ डिजाइन करते समय, यह सबसे कम लागत है मेरा ईई बिजली आपूर्ति साथी मुझे बताता है क्योंकि कई घटकों को थ्रू-होल की आवश्यकता होती है और इस प्रकार बोर्ड फैब दोनों में अधिक महंगा है।
केनी

1
जब मैंने पहली बार यह देखा तो मुझे लगा कि यह एक फोटोशॉप मजाक है
जोएल बी

6

यदि सवाल यह है कि पैकेजिंग में मरने के साथ-साथ कैप को डिकूप्लस क्यों नहीं किया जाता है, तो मैं कहूंगा कि इसका मुख्य कारण अर्थशास्त्र है - ज्यादातर मामलों में, संधारित्र को ऑन-बोर्ड लाने के लिए प्रदर्शन लाभ नहीं है (इसके बजाय) पीसीबी पर होने से) - इसलिए अतिरिक्त लागत (प्रक्रिया विकास, परीक्षण और माल की लागत) उपभोक्ता को कोई लाभ नहीं पहुंचाती है और बस डिवाइस की लागत में इजाफा करती है।

मौजूदा पैकेजिंग प्रक्रियाओं को इन-पैकेज चिप को भी संशोधित करने के लिए संशोधित करना होगा। यह मौजूदा टूलींग के नए या संशोधन (मशीनों, नए नए साँचे, निरीक्षण उपकरण, और चालू) के लिए लागत की महत्वपूर्ण राशि जोड़ देगा --- बस उस अतिरिक्त संधारित्र को जोड़ने के लिए।

कैपेसिटर को सीधे मरने पर रखने के लिए - यह कि स्पेस स्पेस कैपेसिटर की तुलना में ट्रांजिस्टर के रूप में अधिक मूल्यवान है। फिर से, कैपेसिटेंस के लिए, आप इसके साथ कोर डाई पैकेजिंग के बाहर बेहतर हैं।


@ जो भी इसको नीचा दिखाए - यह अच्छा होगा यदि आप हमें बताएं कि आपने क्यों किया। यह अपने उत्तर को बेहतर बनाने के लिए @ टॉयबिल्डर को अनुमति दे सकता है।
स्टीवनव

3
मुझे यहाँ कुछ भी नहीं दिखता है जो एक डाउन वोट का हकदार है। यह एक महान जवाब नहीं है कि यह इतना नया नहीं जोड़ता है या बहुत विस्तार में जाता है, लेकिन यह गलत, अनुचित, अपमानजनक या अन्यथा बुरा नहीं है। मैंने अभी इसे वापस लाने के लिए एक वोट दिया था। आम तौर पर मैंने इसे वोट नहीं दिया होगा, लेकिन मैंने सोचा कि इसे नकारात्मक छोड़ना अनुचित था।
ओलिन लेट्रोप
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.