असतत चार-टर्मिनल MOSFETs को ढूंढना इतना कठिन क्यों है?

Question

मुझे पता है कि एक MOSFET एक चार-टर्मिनल डिवाइस है, लेकिन लगभग हर असतत MOSFET आप खरीद सकते हैं इसके बल्क / बॉडी / सब्सट्रेट आंतरिक रूप से स्रोत से जुड़े होते हैं। ऐसा क्यों है? यह कुछ प्रकार के सर्किट में उपयोग करने के लिए असुविधाजनक बनाता है, उदाहरण के लिए जब एक बुनियादी आईसी डिजाइन (अनुदेशात्मक उद्देश्यों के लिए) को ब्रेडबोर्डिंग किया जाता है जिसमें सभी शरीर टर्मिनल वीसीसी या जमीन से जुड़े होते हैं। असतत 4-टर्मिनल MOSFETs बस उपयोगी नहीं हैं? या कुछ 3-टर्मिनल MOSFETs के साथ उन्हें अनुकरण करने का कोई आसान तरीका है?

Comments

क्या आप अधिक बता सकते हैं कि यह एक समस्या क्यों है? आगे टर्मिनल तक पहुंचने से आपको क्या हासिल होगा?

— क्यारनफ

@KyranF: एक सरल उदाहरण उपयोग डीसी-बायस्ड सिग्नल के लिए एक पास-गेट होगा, लेकिन

— 4066 की

मेरे मन में कोई विशेष उपयोग नहीं है। मैं सिर्फ इतना जानने के लिए उत्सुक हूं कि उन्हें ढूंढना इतना कठिन क्यों है।

— अंगीठी

Answer 1

यद्यपि एक अखंड चिप पर FETs सममित हैं, कई असतत FETs में एक बहुत अलग संरचना है जो प्रयोज्य सतह क्षेत्र के साथ-साथ स्रोत / नाली कनेक्टिविटी को अधिकतम करने की कोशिश करती है। एक ट्रांजिस्टर या चिप पर बल्क सब्सट्रेट कनेक्शन में उत्कृष्ट करंट-हैंडलिंग क्षमता होती है, और यदि कोई NMOS LSI चिप डिजाइन कर रहा हो, जिसमें हर एक ट्रांजिस्टर को अपने स्रोत या नाली को एक सामान्य बिंदु से बांधने की आवश्यकता हो, तो प्रदर्शन संभवत: अनुकूलित किया जाएगा। सब्सट्रेट स्रोत या सभी ट्रांजिस्टर के लिए नाली के रूप में काम करता है। अधिकांश चिप्स, हालांकि, बल्क कनेक्शन का उपयोग एक सामान्य आधार के रूप में करते हैं, इसकी वर्तमान-हैंडलिंग क्षमताओं को बर्बाद कर रहे हैं, लेकिन प्रत्येक ट्रांजिस्टर के स्रोत और नाली कनेक्शन को स्वतंत्र होने की अनुमति देते हैं।

एक विशिष्ट "असतत" MOSFET वास्तव में एक ट्रांजिस्टर नहीं होगा, लेकिन समानांतर में दर्जनों या सैकड़ों ट्रांजिस्टर होंगे। क्योंकि सभी ट्रांजिस्टर को अपने नालियों को एक साथ बांधा जाना चाहिए, सब्सट्रेट का उपयोग नाली के रूप में डिजाइन की समस्याओं का कारण नहीं होगा क्योंकि यह एक LSI चिप में होगा। चूंकि सब्सट्रेट बहुत अच्छी तरह से बाहरी टर्मिनल से जुड़ा हुआ हो सकता है, इस तरह के डिजाइन से दोनों नाली चालकता में सुधार होगा, और नाली कनेक्शन के लिए शीर्ष-पक्ष धातु का उपयोग करने की आवश्यकता को भी समाप्त कर देगा, इस प्रकार स्रोतों को जोड़ने के लिए अधिक धातु के उपयोग की अनुमति मिलती है। । दुर्भाग्य से, यदि ट्रांजिस्टर की व्यवस्था की जाती है ताकि उनके सभी स्रोत एक "जाल" (कनेक्टिविटी के लिए अच्छा) का निर्माण करें, जो कि उनके ठिकानों को पृथक द्वीपों के रूप में छोड़ देगा। हालांकि सभी ठिकानों को एक साथ जोड़ने के लिए धातु की पटरियों को चलाना संभव होगा, ऐसा करने के लिए स्रोत से जुड़े धातु को कई स्ट्रिप्स (अपमानजनक प्रदर्शन) में विभाजित करना होगा या एक अतिरिक्त धातु की परत और एक अतिरिक्त इन्सुलेट परत (काफी बढ़ती लागत) जोड़ना होगा। चूंकि प्रत्येक बेस सेक्शन में सीधे ऊपर बैठे स्रोत कनेक्शन के लिए धातु की परत होती है, इसलिए बस अड्डों के साथ-साथ स्रोतों से जुड़ना बहुत आसान होता है।

Answer 2

ऐसा इसलिए है क्योंकि यदि आप एक MOSFET संचालित करते हैं जैसा कि सामान्य रूप से किया जाता है (बॉडी डायोड रिवर्स बायस्ड) तो कोई अंतर नहीं है यदि बल्क स्रोत से जुड़ा हुआ है या एक वोल्टेज है जो और भी नकारात्मक है (एन-चैनल) सम्मानजनक रूप से अधिक सकारात्मक स्रोत से पी-चैनल)।

यदि आप एकल N- और P- चैनल MOSFETS CMOS-IC 4007 के साथ अपने लॉजिक गेट्स, ट्रांसमिशन गेट्स इत्यादि का निर्माण करना चाहते हैं, तो संभवतः आप जो 6 तलाश रहे हैं, उनमें से 6 MOSFETS शामिल नहीं हैं, जिन्हें पूरी तरह से यादृच्छिक रूप से जोड़ा जा सकता है। (एक पी- / एन-चैनल जोड़ी को इन्वर्टर के रूप में कॉन्फ़िगर किया गया है, एक जोड़ी आंशिक रूप से V + और GND से जुड़ी है; केवल एक जोड़ी पूरी तरह से मुक्त है)।

यहाँ उदाहरण हैं ।

Comments

"... बल्क सोर्स या वोल्टेज से जुड़ा है तो कोई अंतर नहीं है ..." बिल्कुल सच नहीं है। इसमें बैक बैकगेट इफेक्ट होता है जिसमें बल्क बैक साइड से चैनल को मॉड्यूलेट करता है। यही कारण है कि एक एमिटर फॉलोअर में इस्तेमाल किए जाने वाले पी-सब्सट्रेट में एनएमओएस आपको हमेशा 1.0 के बजाय 0.8 का लाभ देता है।

— प्लेसहोल्डर

@ प्लेसहोल्डर: ठीक है, चलो कहते हैं कि अधिकांश अनुप्रयोगों में अंतर नहीं है ... (जैसा कि मैंने कहा "सामान्य रूप से")।

— दही

@ प्लेसहोल्डर: मुझे लगता है कि आपका मतलब सोर्स फॉलोअर (इमिटर फॉलोअर के बजाय)

— दही

हां, स्रोत उत्सर्जक नहीं है ... और सभी मामलों में यह स्वयं प्रकट होता है और ध्यान देने योग्य है। इतना सामान्य है जब शरीर का प्रभाव मौजूद है। केवल FD-SOI ट्रांजिस्टर का यह प्रभाव नहीं है (लेकिन उनके पास अन्य मुद्दे हैं)

— प्लेसहोल्डर

... लेकिन सभी मामलों में यह बिल्कुल भी मायने नहीं रखता; मेरे द्वारा लिंक किए गए उदाहरणों और उद्देश्यों के लिए जैसे मैं मान सकता हूं कि ओपी इसका उपयोग करेगा।

— दही

Answer 3

"असतत 4-टर्मिनल MOSFETs बस उपयोगी नहीं हैं?"

कुछ संभावित उपयोगों में तर्क स्तर अनुवाद और आईसी संरक्षण शामिल हैं। चौथा पिन आंतरिक बॉडी डायोड के प्रभाव को परिवर्तित करता है, जिसमें शॉर्ट से आउटपुट (या इसके विपरीत) सर्किट असममित बनाता है, एक डायोड के लिए जो सकारात्मक वोल्टेज संकेतों के लिए पक्षपाती है। यदि आप Phillips GTL2000 के लिए डेटाशीट को देखते हैं, तो आपको पता चलता है कि IC के अंदर चौथा टर्मिनल भौतिक रूप से जमीन पर होने के कारण प्रतीकात्मक रूप से जमीन से बंधा हुआ है। यदि आप असतत उपकरणों के साथ डुप्लिकेट करना चाहते हैं, तो आपको अलग होने के लिए चौथे टर्मिनल की आवश्यकता है। यह आपको अत्यधिक प्रतिबंधात्मक पूर्ण अधिकतम वोल्टेज के बिना एक ही प्रकार के अनुवाद और सुरक्षा करने की अनुमति देता है और साथ ही साथ उस उपकरण के अधिकतम वर्तमान, आरडीएस ऑन आदि जैसे अन्य मापदंडों को भी बदल सकता है। GTL2000 में डेटा के लिए 23 FET (22) हैं, एक चतुर पूर्वाग्रह चाल के लिए) प्रत्येक पिन और ग्राउंड को अलग करने के लिए बाहर लाए गए स्रोतों और नालियों के साथ जुड़ा हुआ है, शरीर के सभी कनेक्शन एक ही पिन (ग्राउंड) पर बाहर लाए गए हैं, और सभी गेट कनेक्शन एक साथ बंधे हैं और एक ही पिन से बाहर लाए गए हैं वांछित क्लैंपिंग वोल्टेज बनाने वाले वोल्टेज से बंधा होगा। समान रूप से उपयोग किए जाने वाले अन्य आईसी में उसी तरह के सीमित स्पेक्स होते हैं, जिनमें से एक को छोड़कर अधिकतम होता है जो उच्च वोल्टेज की अनुमति देता है, लेकिन श्रृंखला में दो fets हैं (सकारात्मक और नकारात्मक वोल्टेज के लिए उच्च आरडीएसएन के साथ) और एक नकारात्मक पूर्वाग्रह वोल्टेज की आवश्यकता होती है या कम क्लैंपिंग सीमा एक तर्क स्तर को रोकती है 0. परिणामस्वरूप, यदि आप एक द्विदिश तर्क स्तर क्लैंप और इनपुट रक्षक चाहते हैं जो किसी डिवाइस को आकस्मिक कनेक्शन से 13.8V तक बचाएगा, तो आपको अपना स्वयं का रोल करने की आवश्यकता है। किसी ने पहले से ही mosfet एनालॉग स्विच एप्लिकेशन का उल्लेख किया है, जो असतत अनुप्रयोगों को कवर करने के लिए विस्तारित किया जा सकता है। और कुछ मामलों में अलग-अलग स्रोत पिन और बॉडी टैब्स एक इंसुलेटर के बिना पीसीबी ग्राउंड प्लेन में हीट सिंकिंग हाई साइड और फ्लोटिंग ट्रांजिस्टर की अनुमति दे सकते हैं और सतह माउंट डिवाइस को ग्राउंड प्लेन में मिलाया जा सकता है। लेकिन यह अधिक आंतरिक प्रतिरोधों के कारण वांछित लाभ प्रदान नहीं कर सकता है।

यह देखते हुए कि अधिकांश इंजीनियरों ने शायद 4 टर्मिनल डिवाइस को अपने हाथों में नहीं रखा है, ऐसे कई चतुर अनुप्रयोग हैं जो आपूर्ति द्वारा विवश नहीं हो सकते हैं।

Answer 4

यह संभावना है कि निर्माता एक परिचालन मोड के लिए अधिक महंगे पैकेज (4 पिन बनाम 3) का उपयोग नहीं करना चाहते हैं, जो प्रदर्शन (बैक गेट प्रभाव) को कम कर दिया है जो बहुत कम लोग उपयोग करेंगे।

मैं इस विस्तार के बारे में चिंता करने की वैधता पर भी सवाल उठाता हूं, जब किसी भी विचारशील ट्रांजिस्टर को अब तक चिप ट्रांजिस्टर से प्रदर्शन में हटा दिया जाता है क्योंकि किसी भी प्रदर्शन की तुलना म्यूट को प्रस्तुत करने के लिए होती है। बस इसे मतभेदों की सूची में जोड़ने के लिए एक और बात कहें और इसे सीखने के अनुभव के रूप में उपयोग करें।

Comments

यह स्पष्ट नहीं करता है कि 4 वें टर्मिनल के बिना बहुत अधिक मामलों में ऐसा करना संभव क्यों है।

— दही

@ भारी कनेक्शन आसपास के खेल से प्रतिकूल रूप से प्रभावित होता है। इसे स्रोत से जोड़े रखना समस्या को ठीक करता है और सड़कों के लिए वांछनीय है। वास्तव में चिप डिजाइन में यह भी है, यह अभी उपलब्ध नहीं हो सकता है।

— प्लेसहोल्डर

Answer 5

बल्क सोर्स या वोल्टेज से जुड़ा होने पर कोई अंतर नहीं है ... "बिल्कुल सच नहीं है। बैक बैक इफेक्ट है जिसमें बल्क चैनल को बैकसाइड से मॉड्यूलेट करता है। यही कारण है कि NMOS। पी-सब्सट्रेट एक एमिटर फॉलोअर में इस्तेमाल किया जाता है जो आपको हमेशा 1.0 के बजाय 0.8 का लाभ देता है। - प्लेसहोल्डर नवम्बर 4 '9 एएम 3333

@ प्लेसहोल्डर: ठीक है, चलो कहते हैं कि अधिकांश अनुप्रयोगों में अंतर नहीं है ... (जैसा कि मैंने कहा "सामान्य रूप से")। - 15:42 बजे दही 4 नवंबर ’14

@ प्लेसहोल्डर: मुझे लगता है कि आपका मतलब सोर्स फॉलोअर (एमिटर फॉलोअर के बजाय) - दही 4 नवंबर '14 को 15:45 बजे है

हां, स्रोत उत्सर्जक नहीं है ... और सभी मामलों में यह स्वयं प्रकट होता है और ध्यान देने योग्य है। इतना सामान्य है जब शरीर का प्रभाव मौजूद है। केवल FD-SOI ट्रांजिस्टर का यह प्रभाव नहीं है (लेकिन उनके पास अन्य मुद्दे हैं) - प्लेसहोल्डर Nov 4 '14 15:48 पर

... लेकिन सभी मामलों में यह बिल्कुल भी मायने नहीं रखता; मेरे द्वारा लिंक किए गए उदाहरणों और उद्देश्यों के लिए जैसे मैं मान सकता हूं कि ओपी इसका उपयोग करेगा। - 15 नवंबर को दही 4 '14

आप लोग इसे याद कर रहे हैं। यकीन है कि शरीर के प्रभाव के कारण प्रदर्शन में अंतर है। लेकिन कार्यात्मक रूप से, NMOS के लिए सर्किट में सब्सट्रेट सबसे नकारात्मक वोल्टेज होना चाहिए और PMOS के लिए सर्किट में सबसे सकारात्मक वोल्टेज होना चाहिए। अन्यथा सब्सट्रेट वोल्टेज के लिए सब्सट्रेट या नाली के स्रोत के बीच पीएन जंक्शन आगे पक्षपाती पीएन जंक्शन बन सकता है और आपके पास कोई भी कार्य FET नहीं होगा।

और अगर आप शरीर को स्रोत से बाँधते हैं, और आप एनएफईटी का उपयोग नमूने के स्विच के लिए करना चाहते हैं, तो क्या होगा यदि नाली वोल्टेज स्रोत वोल्टेज से कम हो जाए? ओह? जब शरीर स्रोत से जुड़ा होता है, तो आप स्रोत वोल्टेज के नीचे नाली वोल्टेज को छोड़ने की अनुमति नहीं दे सकते। या इसके अलविदा FET और हैलो डायोड।