क्या कारण है कि अधिकांश IC (जैसे MCU) में बहु (A / D) GND और (A) VCC पिन हैं?
यदि यह एक आईसी के प्रदर्शन को बढ़ाने के लिए है, तो यह प्रदर्शन करने में कैसे मदद करता है? या आईसी डिजाइनर के लिए बाहरी रूप से कुछ पिन कनेक्ट करना आसान है?
आईसीएस के कुछ पदचिह्न मामले के तहत एक जीएनडी कनेक्शन है, यह कैसे मदद करता है? यदि मैं जीएनडी को मामले के तहत आकर्षित करता हूं, तो भी यदि यह आवश्यक नहीं है तो क्या यह आईसी के प्रदर्शन में सुधार करेगा?
जवाबों:
तीन कारण दिमाग में आते हैं:
1) एक माइक्रोकंट्रोलर के हिम्मत के इस क्लोज-अप पर एक नज़र डालें।
वहाँ बहुत कुछ चल रहा है। और उस मरने के हर हिस्से को शक्ति की जरूरत होती है। किसी भी एक पिन से आने वाली बिजली को संभवतः सांप से दूर फेंकना होगा ताकि वह उपकरण के हर हिस्से तक पहुंच सके। मल्टीपल पावर लाइन डिवाइस को पावर खींचने के लिए कई एवेन्यू देती है, जो हाई करंट इवेंट्स के दौरान वोल्टेज को डुबाने से बचाती है।
2) कभी-कभी विभिन्न पावर पिन चिप के भीतर विशिष्ट बाह्य उपकरणों की आपूर्ति करते हैं। यह तब किया जाता है जब कुछ बाह्य उपकरणों को सही ढंग से संचालित करने के लिए यथासंभव वोल्टेज की आपूर्ति को साफ करने की आवश्यकता होती है। यदि बाह्य उपकरण उस बिजली की आपूर्ति को साझा करते हैं जो बाकी चिप का उपयोग करता है, तो यह लाइन और वोल्टेज डिप्स पर शोर के अधीन हो सकता है। एक उदाहरण एनालॉग बिजली की आपूर्ति है। आपने देखा कि MCUs पर AVCC पिन देखना विशिष्ट है। यह पिन चिप पर एनालॉग बाह्य उपकरणों के लिए एक समर्पित आपूर्ति है। वास्तव में, यह ऊपर # 1 का एक विस्तार है।
3) एमसीयू के लिए एक वोल्टेज पर अपने कोर को शक्ति देना असामान्य नहीं है, लेकिन दूसरे पर परिधीय कार्य करता है। उदाहरण के लिए, एक एआरएम चिप मैंने हाल ही में इसके कोर के लिए 1.8V के साथ काम किया। हालांकि, डिजिटल आउटपुट पिन उच्च संचालित होने पर 3.3V की आपूर्ति करेगा। इसलिए, चिप को 1.8V आपूर्ति और एक अलग 3.3V आपूर्ति की आवश्यकता थी।
याद रखने वाली मुख्य बात यह है कि उन सभी आपूर्ति पिनों को जोड़ने के लिए अनुपलब्ध होना आवश्यक है । विकास कार्य करते हुए भी वे वैकल्पिक नहीं हैं।
चिप पर नीचे पैड के लिए, यह अतिरिक्त गर्मी डूबने के लिए है। चिप डिजाइनर ने फैसला किया कि चिप के आवरण और पिन, सिलिकॉन से गर्मी को दूर नहीं डुबो सकते हैं। तो तल पर अतिरिक्त पैड तापमान को नीचे रखने में मदद करने के लिए हीट सिंक की तरह काम करता है। यदि भाग से बहुत अधिक गर्मी को नष्ट करने की आवश्यकता होती है, तो आप उस पैड पर मिलाप करने के लिए एक बड़ा तांबा डालना चाहते हैं।
मल्टीपल पावर और ग्राउंड पिन की आवश्यकता के तीन मुख्य कारण हैं।
प्रतिबाधा। चिप्स बहुत सारे करंट खींच सकते हैं। सीएमओएस चिप्स विशेष रूप से (मूल रूप से किसी भी आधुनिक डिजिटल आईसी) प्रत्येक घड़ी चक्र पर बहुत कम समय के लिए भारी मात्रा में वर्तमान खींचती हैं। आपूर्ति कनेक्शन में किसी भी प्रतिबाधा (इस मामले में प्रतिरोध या अधिष्ठापन) में चिप के विद्युत वितरण नेटवर्क में वोल्टेज भिन्नता या वोल्टेज ड्रॉप होगा। यह विश्वसनीय संचालन के साथ समस्याएं पैदा कर सकता है। यह भी क्यों बायपास कैपेसिटर का उपयोग किया जाता है; वे इन स्विचिंग ट्रांजिस्टर को चिप के बहुत करीब उच्च आवृत्ति धाराओं के लिए वापसी मार्ग प्रदान करके पावर रेल के माध्यम से बोर्ड पर अन्य घटकों को प्रभावित करने से रोकते हैं। बड़े चिप्स वास्तव में बायपास कैपेसिटर को सीधे पैकेज पर रखते हैं। यदि आप एक आधुनिक सीपीयू को देखते हैं, आप देख सकते हैं कि बाईपास कैपेसिटर को चिप डाई के आसपास पैकेज में मिलाया जा सकता है और / या नीचे की तरफ पिनआउट में छेद होता है। उन्हें लगाने के लिए सबसे अच्छी जगह खुद ही मर जाएगी, लेकिन कैपेसिटर बहुत सारे सिलिकॉन क्षेत्र को लेते हैं और इसलिए ज्यादातर मामलों में यह संभव नहीं है। अलग एनालॉग सप्लाई पिन का उपयोग चिप के डिजिटल हिस्से से स्विचिंग शोर को रोकने के लिए किया जाता है ताकि पिन और / या बांड तार के प्रतिबाधा के माध्यम से आपूर्ति के एनालॉग हिस्से को प्रभावित किया जा सके। चिप्स के लिए एकाधिक आपूर्ति पिन भी आवश्यक हैं जो बहुत बड़ी मात्रा में वर्तमान का उपभोग करते हैं। एक आधुनिक माइक्रोप्रोसेसर लगभग 1 वोल्ट पर 100 ए का उपभोग कर सकता है। आपूर्ति तारों का प्रतिरोध बहुत कम होना चाहिए, अन्यथा गर्मी के लिए बहुत महत्वपूर्ण राशि खो जाएगी।
कई वोल्टेज आवश्यकताओं। कभी-कभी एक चिप के विभिन्न हिस्से अलग-अलग वोल्टेज पर चलेंगे। एक क्लासिक उदाहरण एक कम वोल्टेज कोर और उच्च वोल्टेज I / O है। कोर बिजली की खपत को कम करने के लिए एक कम वोल्टेज का उपयोग करता है (सीएमओएस में बिजली की खपत आवृत्ति और वोल्टेज के वर्ग के लिए आनुपातिक है, इसलिए यदि आप वोल्टेज को 30 प्रतिशत कम कर सकते हैं तो आपको बिजली में 50 प्रतिशत की कमी हो सकती है) जबकि I / O बाहरी सर्किटरी के साथ बेहतर इंटरफ़ेस करने के लिए एक उच्च वोल्टेज पर चलता है। कभी-कभी कोर वोल्टेज भी परिवर्तनशील होता है। यह एक पावर ऑप्टिमाइज़ेशन तकनीक में किया जाता है जिसे डायनामिक वोल्टेज और फ़्रीक्वेंसी स्केलिंग (DVFS) कहा जाता है। जैसे ही चिप पर सॉफ्टवेयर लोड बदलता है, यह पावर बचाने के लिए फ्रीक्वेंसी और वोल्टेज को बदल देगा। जब आवृत्ति कम हो जाती है, तो वोल्टेज को 'हासिल' करने के लिए भी उतारा जा सकता है।
संकेत अखंडता आवश्यकताओं। आधुनिक चिप्स में, पिंस पर संकेत बहुत जल्दी संक्रमण कर सकते हैं। इन संक्रमणों के लिए आवश्यक वर्तमान में बिजली या ग्राउंड पिन के माध्यम से वापसी पथ की आवश्यकता होती है। यदि यह पिन दूर है, तो यह एक बड़ा इंडक्टिव लूप बनाता है जो न केवल पावर / ग्राउंड पिन और सिग्नल पिन को प्रभावित करता है, बल्कि चुंबकीय क्षेत्र के कारण लूप में किसी भी अन्य पिन को प्रभावित करता है। इसका परिणाम क्रॉसस्टॉक में होता है जहां एक संकेत निकटवर्ती संकेतों को प्रभावित करता है। चिप्स को न केवल पर्याप्त बिजली और जमीन की पिन के साथ बिजली की आपूर्ति के लिए डिज़ाइन किया जाना है, बल्कि क्रोसाल को कम करने के लिए उचित स्थानों में पिन के साथ भी।
Xilinx ने एक विशेष शक्ति और ग्राउंड पिनआउट योजना बनाई जिसे स्पार्स शेवरॉन कहा जाता है। विचार शक्ति और जमीनी पिन का निर्माण करना है जो वापसी पथों को I / O पिंस के सभी के करीब संभव बनाता है, जबकि बिजली और जमीन पिंस की एक पागल संख्या की आवश्यकता नहीं होती है। नीचे दिया गया आंकड़ा 1513 पिन वाले बीजीए पैकेज में वीरटेक्स 4 एफपीजीए पर सभी पावर और ग्राउंड पिन का प्रतिनिधित्व करता है।
केंद्र में Vccint और ग्राउंड पिन की उच्च सांद्रता वास्तविक FPGA डाई को कोर वोल्टेज की आपूर्ति करती है। FPGA 1.2 वोल्ट पर 30 या 40 amps तक खींच सकता है। प्रोग्रामेबल लॉजिक एरे को उच्च वर्तमान आपूर्ति के लिए कम प्रतिबाधा पथ प्रदान करने के लिए पिन की उच्च संख्या की आवश्यकता होती है। Vccaux पिन JTAG इंटरफ़ेस सहित कुछ सहायक सर्किटरी को बिजली की आपूर्ति करता है। Vcco और ग्राउंड पिन का पैटर्न I / O बैंकों को बिजली की आपूर्ति करता है। वे वास्तविक I / O संकेतों के लिए वापसी पथ भी प्रदान करते हैं। हर I / O पिन कम से कम एक पावर या ग्राउंड पिन के समीप होता है, इंडक्शन को कम करता है और इसलिए उत्पन्न क्रॉस्टल।
कुछ FPGAs भी उच्च गति ट्रांसीवर को शामिल करते हैं जो प्रति सेकंड 28 गीगाबिट्स के रूप में तेज़ हो सकते हैं। उच्च गति वाले सीरियलएजर और डीसेरिएलाइज़र मूल रूप से बहुत उच्च गति एनालॉग सर्किटरी हैं (एक आप एक उच्च पर्याप्त गति प्राप्त करते हैं, कुछ भी वास्तव में डिजिटल नहीं है) और इसलिए उन्हें समर्पित आपूर्ति की आवश्यकता होती है। आम तौर पर इन्हें अलग-अलग रैखिक नियामकों के साथ आपूर्ति की जाती है ताकि यह सुनिश्चित हो सके कि यह संवेदनशील सर्किटरी सही ढंग से चल रही है और यह सुनिश्चित करने के लिए कि कई GHz मूल्य के ग्राहक किसी और चीज पर प्रतिकूल प्रभाव न डालें।
अलग एनालॉग और डिजिटल वीसीसी और ग्राउंड का कारण रेल को अलग करना और साफ रखना है। एनालॉग इनपुट डिजिटल शोर के प्रति संवेदनशील हैं।
कई बाहरी आधारों का कारण आंतरिक तारों की दक्षता के कारण हो सकता है। कभी-कभी यह आईसी वेफर पर आंतरिक रूप से एक मैदान को रूट करने के लिए व्यावहारिक नहीं है। लेकिन एक और कारण गर्मी लंपटता है। मामले के तहत GND कनेक्शन सहित कई ग्राउंड पिन, आईसी से जुड़े पीसीबी के लिए अधिक तापीय चालकता सुनिश्चित करने के लिए उपयोग किया जाता है।
इसके अलावा, बहुत सारे करंट खींचना अकेले एक पिन पर अव्यवहारिक हो सकता है। प्रतिरोध के बारे में सोचें: वे तार बहुत पतले हैं और ज्यादा करंट नहीं ले जा सकते हैं।
इस प्रकार, एक अधिक जटिल spreadsC कई पिनों पर अपनी लोड आवश्यकता को फैलाता है। यह भी अक्सर कारण है कि केबल दो या अधिक संचालित लाइनें, जैसे पावर-ओवर-ईथरनेट ले जाते हैं।