फेराइट मनका स्थिति


15

मैं अपने DAC, ADC, CPLD और OpAmp उपकरणों के लिए कुछ अतिरिक्त बिजली की आपूर्ति फ़िल्टरिंग का उपयोग करना चाहता हूं। में इस सवाल मैं फेराइट मोती के लिए वैश्विक स्थानों के बारे में बात हो गया। अगर मुझे सही ढंग से समझ में आया, तो फेराइट बीड को डिवाइस के करीब रखा जाना चाहिए, भले ही वह शोर पैदा करने वाला हो, या शोर-अतिसंवेदनशील डिवाइस हो। कृपया, मुझे सुधारें यदि यह सामान्य मामला नहीं है। मैंने कुछ उदाहरण स्कीमाटिक्स देखे जहां पर मोतियों को बाईपास कैप सर्किट्री के पहले या भीतर रखा जाता है:

यहाँ छवि विवरण दर्ज करें तस्वीर पर ध्यान दें: पावर स्रोत विन है, चिप वाउट है

क्या ऊपर दिए गए दो दृष्टिकोणों के बीच एक महत्वपूर्ण अंतर है?


आप अपने सर्किट पर फेराइट मोतियों का उपयोग क्यों करना चाहते हैं। क्या आपको एक अतिसंवेदनशील समस्या या एक उत्सर्जन समस्या है। आपका उत्तर एक अलग दृष्टिकोण तय कर सकता है लेकिन, यदि आप फेराइट मोतियों के बारे में एक सामान्य सवाल पूछ रहे हैं तो कृपया स्पष्ट हो।
एंडी उर्फ

@Andyaka माय बोर्ड में ADM660 और एक माइक्रोकंट्रोलर जैसे वोल्टेज डबलर / इनवर्टर शामिल होंगे , जो ईएम मिरर को चलाने के लिए दो आउट-ऑफ-फेज 5kHz 5V TTls उत्पन्न करेंगे। जब मेरे हेडफ़ोन तार बोर्ड को छूते हैं, तो मैं अपने हेडफ़ोन में रिंगिंग सुन सकता हूं। इसलिए, मुझे लगता है कि इस तरह के शोर अन्य ADCs, DACs, OpAmps, CPLDs को प्रभावित करेंगे जो बोर्ड पर हैं। मैंने सोचा था कि प्रत्येक विद्युत आपूर्ति लाइन पर फेराइट बीड लगाना अच्छा होगा। इसके अलावा, 10MHz वर्ग तरंग TTL के लिए फेराइट बीड किस प्रकार का काम करेगा?
नज़र

जवाबों:


21

मैं कैपेसिटर को डिकॉउलिंग करने की जानकारी पर शोध कर रहा हूं और टीआई से फेराइट मोतियों के बारे में कुछ जानकारी प्राप्त कर रहा हूं :

फेराइट बीड्स आपके सर्किट डिजाइन शस्त्रागार में बहुत उपयोगी उपकरण हैं। हालांकि, वे सभी सर्किट पावर रेल के लिए एक अच्छा विचार नहीं हैं। फेराइट बीड्स उच्च आवृत्ति पर अपने प्रतिरोध को बढ़ाकर उच्च आवृत्ति के ग्राहकों को प्रभावी ढंग से अवशोषित करते हैं। यह उन्हें बिजली की आपूर्ति के शोर को संवेदनशील सर्किट सेक्शन में आने से रोकने में बहुत अच्छा बनाता है, हालांकि, यह उन्हें मुख्य डिजिटल पावर के लिए एक बहुत बुरा विचार भी बनाता है।

उनका उपयोग कब करें:

मिश्रित वीडियो या पीएलएल जैसे एनालॉग सर्किट वर्गों के साथ श्रृंखला में बिजली के निशान पर उनका उपयोग करें। इन मोतियों ने उच्च शोर वाले संक्रमणों के समय में बिजली के प्रवाह को प्रभावी ढंग से बंद कर दिया, जिससे बिजली केवल डाउनपाउटिंग कैपेसिटर से नीचे की ओर खींची जा सकती है। यह संवेदनशील सर्किट वर्गों के लिए शोर में कटौती करता है।

उनका उपयोग कैसे करें:

दो कैपेसिटर के बीच फेराइट बीड्स का इस्तेमाल जमीन पर करना चाहिए। यह एक पाई फ़िल्टर बनाता है और आपूर्ति के लिए शोर की मात्रा को काफी कम कर देता है। व्यवहार में, चिप पक्ष पर संधारित्र को संभव के रूप में चिप आपूर्ति गेंद के करीब रखा जाना चाहिए। फेराइट बीड प्लेसमेंट और इनपुट कैपेसिटर प्लेसमेंट उतना महत्वपूर्ण नहीं है।

यदि पीआई फिल्टर बनाने के लिए दो कैपेसिटर के लिए जगह नहीं है, तो इनपुट कैपेसिटर को हटाना सबसे अच्छी बात है। चिप साइड कैपेसिटर हमेशा होना चाहिए। यह बहुत महत्वपूर्ण है। अन्यथा फेराइट मोतियों में उच्च आवृत्ति प्रतिरोध बढ़ जाता है, इससे चीजें बेहतर हो सकती हैं, क्योंकि चिप की तरफ स्थानीय बिजली का भंडारण होगा, और इसलिए चिप को उच्च शिखर शक्ति दालों को प्राप्त करने का कोई तरीका नहीं है कि इसकी इतनी ही जरूरत है।

जब उनका उपयोग नहीं करना है:

उपरोक्त फेराइट लक्षण उन सर्किट वर्गों के लिए बहुत आसान हैं जो समान रूप से और लगातार बिजली खींचते हैं, लेकिन समान लक्षण उन्हें डिजिटल बिजली अनुभागों के लिए अनुपयुक्त बनाते हैं। डिजिटल प्रोसेसर को उच्च शिखर वर्तमान की आवश्यकता होती है, क्योंकि अधिकांश आंतरिक ट्रांजिस्टर जो प्रत्येक घड़ी किनारे पर स्विच कर रहे हैं, सभी मांग एक ही बार में होती है। फेराइट बीड्स (परिभाषा के अनुसार) डिजिटल प्रोसेसर लॉजिक द्वारा आवश्यक उच्च रैंप दरों के साथ बिजली प्रवाह करने की अनुमति नहीं देंगे। यह वही है जो उन्हें एनालॉग (जैसे पीएलएल) की आपूर्ति पर शोर फ़िल्टरिंग के लिए एकदम सही बनाता है।

चूंकि डिजिटल सिस्टम में सभी बिजली की मांग तत्काल (उच्च आवृत्ति) है, धीमी और स्थिर मांग होने के बजाय, फेराइट मोतियों की चोटियों के दौरान डिजिटल आपूर्ति को अवरुद्ध करेगा। सैद्धांतिक रूप से, बीड के प्रोसेसर पक्ष पर बाईपास कैपेसिटर चोटी के वर्तमान की आपूर्ति करेगा, फेराइट के कारण अंतराल में भरना जब तक कि वे चोटी खत्म होने के बाद चार्ज नहीं किए जाते हैं, लेकिन वास्तव में, सर्वश्रेष्ठ कैपेसिटर का प्रतिबाधा बहुत अधिक है प्रोसेसर के लिए पर्याप्त पीक पावर की आपूर्ति करने के लिए लगभग 200 मेगाहर्ट्ज से ऊपर। फेराइट के बिना सिस्टम में, प्लांटर कैपेसिटेंस इस अंतर को भरने में मदद कर सकता है, लेकिन अगर फेराइट का उपयोग किया जाता है, तो इसे विमानों और पावर पिन के बीच डाला जाता है, इसलिए प्लानर कैपेसिटेंस के लाभ खो जाते हैं। इस अवधि के दौरान एक बड़ी तात्कालिक वोल्टेज ड्रॉप का कारण होगा प्रोसेसर को इसकी सबसे अधिक आवश्यकता होती है, तर्क त्रुटियों और अजीब व्यवहार का कारण अगर दुर्घटनाग्रस्त न हो। यदि आपके सिस्टम के लिए (उदाहरण के लिए, ईएमआई में कमी) आवश्यक है, तो उचित डिजाइन से इसे टाला जा सकता है, हालांकि यह इस नोट के दायरे से परे है।

मेरा मानना ​​है कि आपको यह जांचना चाहिए कि आपका स्विचिंग चालू स्पेक्ट्रम कैसा दिखता है। यदि आपके डिजिटल सर्किट में बड़े करंट ट्रांसजेंडर की आवश्यकता होती है, तो आपको उन पर फेराइट बीड का उपयोग नहीं करना चाहिए।

मैं वर्तमान में इस मानसिकता का हूं कि फेराइट बीड निश्चित, बहुत विशिष्ट अनुप्रयोगों में उपयोगी है, लेकिन इसका उपयोग ज्यादातर उदारतापूर्वक बैंड-सहायता के रूप में किया जाता है जब बिजली वितरण नेटवर्क की जांच करके मुद्दों को हल किया जाना चाहिए।

हालांकि, कुछ ग्राफ़ या अन्य डेटा को देखना अच्छा होगा, जो कि मैंने यहां पढ़े टीआई से लगने वाले प्रशंसनीय हैं। तुम लोगों को इसके बारे में क्या सोचते हैं?


इस नोट के आधार पर, दाईं ओर का आंकड़ा सही पाई-विन्यास होगा? चिप तरफ संधारित्र इस मामले में छोटे 0.1uF, सही है? इसके अलावा, मुझे लगता है कि वोल्टेज संदर्भ बिजली लाइनों के लिए एफबी का उपयोग बहुत अच्छा होगा, क्योंकि वे "धीमी और स्थिर मांग" हैं?
नज़र

TI के अनुसार, सही Pi-कॉन्फ़िगरेशन है, जिसमें चिप साइड कैप है ।1uF। मैं आपके मिश्रित सिग्नल चिप्स के लिए इसे पढ़ूंगा
dext0rb

अब मैं भ्रमित हूं। की जाँच करें इस कागज। आकृति को देखें 6. Vdig (ADC / DAC में) फेराइट बीड द्वारा पॉवरलाइन से अलग किया जाता है और वनलोग सीधे पॉवर लाइन से जुड़ा होता है। इसके विपरीत, अगर मुझे सही ढंग से समझ में आया, तो उच्च स्तर के झूलों में मांग के मामले में, टीआई पेरेर डिजिटल लाइनों को सीधे बिजली लाइन (निश्चित रूप से डिकोड्ड) तक पहुंचने के लिए कहते हैं, और फेराइट बीड के साथ वनलॉग को अलग करते हैं।
नजर

मेरा लक्ष्य AD9235 को एक अतिरिक्त स्वच्छ संकेत प्रदान करना है । तो, शायद मुझे फेराइट मोतियों के बजाय कुछ और उपयोग करना चाहिए? चौके ... प्रेरक? ऐसे मामले के लिए एक अच्छा अभ्यास क्या है?
नजर

@ मुझे लगता है कि ध्यान देने वाली बात यह है कि आंकड़ा 4 है "कम आंतरिक डिजिटल धाराएं।" मुझे लगता है कि आपको सबसे सही उत्तर प्राप्त करने के लिए अपनी वर्तमान मांगों को जानना होगा।
dext0rb

5

मेरे बोर्ड में ADM660 और एक माइक्रोकंट्रोलर जैसे वोल्टेज ड्यूलर / इनवर्टर शामिल होंगे, जो EM मिरर ड्राइव करने के लिए दो आउट-ऑफ-फेज 5kHz 5V TTls उत्पन्न करेंगे। जब मेरे हेडफ़ोन तार बोर्ड को छूते हैं, तो मैं अपने हेडफ़ोन में रिंगिंग सुन सकता हूं। इसलिए, मुझे लगता है कि इस तरह के शोर अन्य ADCs, DAC, OpAmps, CPLDs को प्रभावित करेंगे जो बोर्ड पर हैं। मैंने सोचा था कि प्रत्येक विद्युत आपूर्ति लाइन पर फेराइट बीड लगाना अच्छा होगा। इसके अलावा, 10MHz वर्ग तरंग TTL के लिए फेराइट बीड किस प्रकार का काम करेगा?

मैं आपसे इस दस्तावेज को पढ़ने का आग्रह करूंगा । कुछ मुख्य बिंदु जो मैंने नीचे दिए हैं: -

यहाँ छवि विवरण दर्ज करें

सारांश - शायद फेराइट मोतियों का उपयोग न करने के लिए सबसे अच्छा है क्योंकि वे केवल 30 मेगाहर्ट्ज से ऊपर अपने आप में आने लगते हैं।

मूल रूप से मुझे लगता है कि जिन समस्याओं को आप हल करने की कोशिश कर रहे हैं उनमें से कुछ को "प्रारंभ करनेवाला" क्षेत्र में छोड़ दिया गया है, जबकि शायद 10MHz वर्ग तरंग (और अधिक महत्वपूर्ण रूप से इसके हार्मोनिक्स) फेराइट मोतियों का उपयोग करके निपटा जा सकता है।

हालांकि, मेरी सलाह आम तौर पर है - सभी चिप बिजली की आपूर्ति पर बहुत अच्छे संधारित्र डिकॉउपिंग के बाद ग्राउंड प्लेन का उपयोग करें और यदि आप कमजोर स्थानों (शायद 1 ओम से 10 ओम) तक बिजली खिलाने वाले छोटे प्रतिरोधों का उपयोग कर सकते हैं। अगर यह सफल साबित नहीं होता है, तो मैं जानना चाहूंगा कि क्यों और संभवत: इंडिकेटर्स डालने से पहले ग्राउंडिंग और डिकम्पलिंग में सुधार करें और निश्चित रूप से फेरारी मोतियों पर विचार करने से पहले।


कैसे के बारे में 40MHz ऑन-बोर्ड थरथरानवाला और TTL संकेतों का एक गुच्छा? मेरा वीडियो सिग्नल बैंडविड्थ 200MHz है। मुझे लगा कि TTL वर्ग तरंग संकेतों की उच्च आवृत्ति घटक संकेत से समझौता कर सकते हैं। मैं देखता हूं कि मुझे छोटे प्रतिरोधों का उपयोग क्यों करना चाहिए - कम पास। लेकिन, क्या ऐसा नहीं है कि बिजली आपूर्ति लाइन में प्रवेश करने वाले कुछ बाहरी उच्च आवृत्ति संकेतों की संभावना को कम करने के लिए एक अच्छा अभ्यास है? एफबी सस्ते हैं, और सर्किट को नुकसान नहीं पहुंचाते हैं। आप उन्हें अंतिम मानने की सलाह क्यों देते हैं? मैं टीटीएल लाइनों में 1-100ohm प्रतिरोधों के बारे में जानता हूं, क्या श्रृंखला में एक उपयुक्त एफबी रखना बुरा होगा?
नज़र

1
मैं डेटा ट्रांसमिशन सिस्टम डिज़ाइन करता हूं जो नियमित रूप से प्रति सेकंड सैकड़ों की संख्या में संचालित होता है। उन्हें केबल के मीटर के दसियों (यदि सैकड़ों नहीं) को प्रसारित करना है और सेमीोस, टीटीएल और पीईसीएल चिप्स के मिश्रित बैग का उपयोग करना है। मैं अभी भी उन प्रकार के सर्किट में फेराइट बीड के लिए एक उपयोग ढूंढना चाहता हूं और बहुत सारे अन्य। कभी एक का इस्तेमाल नहीं किया और कभी जरूरत नहीं पड़ी। पहले से बताई गई तकनीकों और अच्छे सर्किट लेआउट से निश्चित समस्याएं।
एंडी उर्फ

@ नाज़ शायद यह देखना दिलचस्प होगा कि अच्छे और महान कमेंट्री के बारे में जहाँ उन्हें लगता है कि फेराइट बीड्स (छोटे इंडक्टर्स के विपरीत) का फायदा हो सकता है? मुझे उत्तर पढ़ने में दिलचस्पी होगी।
एंडी उर्फ

मुझे पता है ... एफबी अनुप्रयोगों के बारे में कई महान वार्ताएं हैं, लेकिन मैं अभी भी यह निर्धारित नहीं कर सकता हूं कि वास्तव में मेरे मामले में क्या उपयोगी होगा। हालांकि, चूंकि प्रारंभिक प्रश्न एक सर्किट के भीतर एफबी की स्थिति के बारे में है, ज्यादातर लोग बातचीत में संलग्न नहीं होते हैं। यहाँ FPGA पावर फ़िल्टरिंग के लिए एक उदाहरण पेज 5 है । मैंने ADCs या DAC को पावर देने के लिए AVcc और DVcc के बीच FB का उपयोग करने की सिफारिशें भी देखीं।
नज़र

@ पेज 5 पेज पर वे पीएलएल आपूर्ति फ़िल्टरिंग के लिए एफबी का उपयोग कर रहे हैं, न कि डिजिटल स्विचिंग सर्किटरी का।
dext0rb

5

मैं Spehro से असहमत हूं - सही छवि बहुत बेहतर है, यानी कम गुंजयमान। बाईं ओर सर्किट "एंटीरेन्सेंस" देखेंगे - 100 मेगाहर्ट्ज रेंज में एक निश्चित आवृत्ति पर, 10uF कैप एक प्रारंभ करनेवाला की तरह दिखना शुरू हो जाएगा, जबकि .1uF संधारित्र अभी भी एक संधारित्र की तरह दिखेगा, जिससे इनकी जोड़ी व्यवहार करती है। एक LC टैंक सर्किट की तरह। उस आवृत्ति के आस-पास, यह टैंक सर्किट किसी भी धारा को डुबोएगा या स्रोत नहीं बनाएगा, बल्कि इसे केवल इतने माउथवॉश की तरह आगे-पीछे घुमाएगा, और इसलिए दोनों कैप एक साथ बहुत उच्च गति वाले होंगे, जिससे उन्हें डिकॉउलिंग के लिए घटिया बना दिया जाएगा।

अंगूठे के एक बहुत व्यापक नियम के रूप में, एक ही रेल पर दो सिरेमिक कैप होना एक बुरा विचार है जो समाई में व्यापक रूप से भिन्न होते हैं, कुछ अन्य बिना बीच के मूल्यों पर भी। (उदाहरण के लिए, आप एक ही रेल पर .1uF, और .68uF, 2.2uF और 10uF डाल सकते हैं, लेकिन अगर आपके पास बस .1uF और 10uF है तो आपको समस्या हो सकती है।)

दाईं ओर आकृति बेमेल कैपेसिटर्स के बीच फेराइट है, एक प्रतिरोध के साथ एलसी टैंक सर्किट को गीला करते हैं (क्योंकि फेराइट 100MHz से ऊपर प्रतिरोधक हैं, आगमनात्मक नहीं) और यह कैप को एक-दूसरे से हस्तक्षेप करने से रोकता है।

एक अन्य समाधान 10uF के लिए एक टैंटलम या इलेक्ट्रोलाइटिक टोपी का उपयोग करना होगा, क्योंकि इसके अंतर्निहित ईएसआर प्रतिरोध टैंक सर्किट को भी गीला कर देगा (लेकिन उच्च आवृत्ति शोर को छानने के लिए ऐसी टोपी बेकार होगी)।

मैं यह सब मुराता द्वारा एक उपयोगी एप्लिकेशन नोट से प्राप्त कर रहा हूं ।

फेराइटिंग के लिए इस्तेमाल किए जाने वाले फेराइट, इंडक्टर और कैप के निफ्टी संयोजन के बहुत सारे विकल्प वहां पाए जा सकते हैं।


2

दोनों सेटअप काम कर सकते हैं। बेहतर है कि संधारित्र मूल्यों, उनके ईएसएल और बिजली वितरण नेटवर्क डाउनस्ट्रीम द्वारा नियंत्रित किया जाता है।

बाएं हाथ की स्थापना में, पीडीएन को कम आवृत्तियों पर कम प्रतिबाधा पथ प्रदान करना चाहिए। यह काम करने के लिए इस सेटअप की आवश्यकता है।

दो संधारित्रों को समतल करने का संभावित लाभ व्यापक रेंज में कम बिजली प्रतिबाधा है (0.1 यूएफ और 10 यूएफ विभिन्न आवृत्ति रेंज को कवर करते हुए)। दो कैपेसिटर के कुख्यात विरोधी प्रतिध्वनि के लिए के रूप में - प्रतिबाधा आवृत्ति घटता को देखो। स्थिति यह होती है जब एक संधारित्र अभी भी संधारित्र होता है और दूसरा एक संधारित्र होता है। यह मामला नहीं हो सकता। तो, Spehro द्वारा प्रदान किया गया उत्तर भी समझ में आता है।

सही सेटअप के लिए, यह भी काम कर सकता है। लेकिन ध्यान दें कि मनका बंद होने पर सी 1 एकमात्र शक्ति प्रदान करने वाला है - इसलिए इसकी जिम्मेदारी बहुत बड़ी है। बाएं बड़े संधारित्र की निकटता में आवश्यकता नहीं हो सकती है (जैसा कि मुझे लगता है कि चित्र द्वारा माना गया है)। यदि मनका जल्दी बंद हो जाता है (मेगाहर्ट्ज या मेगाहर्ट्ज की दसियों की इकाइयों में कहो), तो इसे kHz (या मेगाहर्ट्ज की इकाइयों) में कम प्रतिबाधा पथ प्रदान करना चाहिए जहां स्थान की आवश्यकताओं को आराम दिया जाता है (जैसा कि प्रकाश तरंग दैर्ध्य दसियों मीटर के आदेश पर है) इन आवृत्तियों पर)। लेकिन यह निर्भर करता है।


अनुबंध

नीचे कुछ सामान्य विचार हैं जो फेराइट बीड्स हैं जो दिलचस्प हो सकते हैं।

केवल एक कैपेसिटर के साथ सेटअप की सादगी पर विचार करें। पीआई सेटअप में दूसरे संधारित्र का मुख्य उद्देश्य कम आवृत्तियों पर बिजली को कम प्रतिबाधा प्रदान करना है:

यहाँ छवि विवरण दर्ज करें

संधारित्र मूल्य की आवश्यकता है

मुराता का एप्लीकेशन नोट , पेज 11, कहता है

यहाँ छवि विवरण दर्ज करें

मुझे लगता है, जिस तरह से सूत्र का सूत्र निम्नानुसार था। उन्होंने प्रारंभकर्ता की प्रतिक्रिया और संधारित्र के बराबर (Lw = 1 / cw) की गणना की, आवृत्ति की गणना की, समीकरण प्राप्त करने के लिए आवृत्ति के संदर्भ में Zt व्यक्त किया। यह सामान्य रूप से सही नहीं है। सबसे पहले, एक संधारित्र का प्रतिबाधा सामान्य रूप से 1 / Cw के बराबर नहीं होता है, खासकर उच्च आवृत्तियों पर जहां ESL हावी होता है। दूसरा, संधारित्र का प्रतिबाधा बहुत कम होना चाहिए (परिमाण के आदेश) प्रारंभ करनेवाला के प्रतिबाधा से छोटा होना चाहिए, न कि केवल छोटा (2x या 3x गुना छोटा काम नहीं करेगा)।

संधारित्र और प्रारंभ करनेवाला के प्रतिबाधा-आवृत्ति घटता की तुलना करने का सही तरीका होगा (डीसी बायस, आदर्श रूप से उपयोग किए जाने के लिए लेखांकन) और यह सुनिश्चित करने के लिए कि संधारित्र का प्रतिबाधा बहुत छोटा है, तब संधारित्र का प्रतिबाधा जहां इसे होने की आवश्यकता है । यह बस कुछ समाई मूल्य की जरूरत नहीं है। संधारित्र के प्रतिबाधा (कुछ आवृत्ति पर) के आवश्यक मूल्य को डेल्टा / वर्तमान के रूप में गणना की जा सकती है, जहां डेल्टा एक स्वीकार्य वोल्टेज में उतार-चढ़ाव है और वर्तमान इस आवृत्ति पर वर्तमान आयाम है।

फेराइट बीड का संचालन

आइए एक उदाहरण के रूप में इस मनका BLM03AX241SN1 पर विचार करें : यहाँ छवि विवरण दर्ज करें

पॉवर / ग्राउंड प्लेन के साथ PCB में देखे जाने वाले एक पॉवर डिलीवरी नेटवर्क (PDN) का विशिष्ट प्रतिबाध सैकड़ों mOhm से लेकर ओम की इकाइयों तक होता है। तो मनका प्रभावी रूप से एक खुला संबंध (प्रतिरोध ~ 100 ओम) है जो कई मेगाहर्ट्ज से शुरू होता है।

इसका मतलब है कि पूरे पीडीएन को चिप से काट दिया गया है। सभी आशा संधारित्र के लिए है। इस प्रकार, संधारित्र का महत्व , यदि फेराइट बीड का उपयोग किया जाता है, यह सर्वोपरि हो जाता है। अनपेक्षित रूप से चुना गया संधारित्र चिप को निष्क्रिय कर देगा। बुरी तरह से चयनित बायपास कैप ऐसी समस्या नहीं होगी यदि अन्य कैपेसिटर (समानांतर में) की कार्रवाई के कारण एक मनका का उपयोग नहीं किया जाता है।

कम आवृत्तियों पर आईआर ड्रॉप

पावर फ़िल्टरिंग के लिए फेराइट मोतियों को आमतौर पर कम-क्यू इंडिकेटर्स के रूप में डिज़ाइन किया जाता है परजीवी प्रतिध्वनि को रोकने के लिए । तो, फेराइट मोतियों का डीसी प्रतिरोध जानबूझकर उच्च किया जाता है। अक्सर यह लगभग 500 mOhm या कई ओम भी होता है। एक उपयुक्त डीसी प्रतिरोध के साथ एक मनका का चयन करें (अपेक्षाकृत कम डीसी प्रतिरोध के साथ बिजली लाइनों के लिए विशेष श्रृंखला हैं)। सुनिश्चित करें कि आप अपने डीसी करंट को देखते हुए IR ड्रॉप को सहन कर सकते हैं (कहते हैं, 500 mOhm पर 10 mAm का उत्पादन 5 mV ड्रॉप)।

उच्च आवृत्तियों (> 500 मेगाहर्ट्ज)

इंडक्टर खुला है। संधारित्र का प्रतिबाधा अपेक्षाकृत अधिक होगा (~ 500 mOhm या यहां तक ​​कि ओम)।

डब्ल्यू / ओ बीड, बोर्ड पर अन्य कैपेसिटर, साथ ही, पावर विमानों के प्लानर कैपेसिटेंस हमारे लिए काम करते हैं। और वे सभी PDN प्रतिबाधा कम करने वाले बाईपास कैपेसिटर के समानांतर हैं। हां, अन्य कैपेसिटर दूर स्थित हो सकते हैं, लेकिन बिजली के विमानों का प्लेनर इंडक्शन भी बहुत कम होता है (एक ट्रेस में बहने की तुलना में करंट कम केंद्रित होता है)। इसलिए, उन सभी के पास कुछ सकारात्मक इनपुट हैं, उनके रास्ते में आने के बावजूद।

यही कारण है कि, उच्च-आवृत्ति, उच्च-वर्तमान सर्किट (जैसे डिजिटल प्रोसेसर) में फेराइट मोतियों की सिफारिश नहीं की जाती है, क्योंकि अतिरिक्त पीडीएन प्रतिबाधा के प्रत्येक सौ mOhm महत्वपूर्ण हो सकते हैं।

सारांश

एक फेराइट बीड कुछ फ्रीक्वेंसी रेंज के साथ बाहरी शोर (या इसके विपरीत, चिप से शोर) को प्रभावी ढंग से अवरुद्ध करने में उपयोगी हो सकता है, जबकि डीसी कनेक्शन (बाईपास कैप को चार्ज करने के लिए) प्रदान करता है। एक मनका डीसी वोल्टेज ड्रॉप का उत्पादन करने वाले पर्याप्त डीसी प्रतिरोध हो सकता है। एक मनका समग्र PDN प्रतिबाधा बढ़ाता है (मुझे लगता है, सभी आवृत्तियों पर), जो उच्च आवृत्तियों पर अनिच्छुक हो सकता है, जहां कैपेसिटर अच्छी तरह से काम करना बंद कर देते हैं। बाईपास कैप का चुनाव सर्वोपरि है। हमेशा संधारित्र और प्रारंभ करनेवाला दोनों के लिए प्रतिबाधा-आवृत्ति घटता का उपयोग करें (केवल एल और सी के सादा मान नहीं)।


1

मैं दाहिने हाथ की व्यवस्था से बचना चाहूंगा क्योंकि इससे अधिक आवृत्तियों पर अवांछनीय अनुनाद व्यवहार (वाउट पर मापा गया) के परिणामस्वरूप होने की अधिक संभावना है।

यह उपयोगी हो सकता है।


क्या आप L1, C1 और C2 के संदर्भ में इसके लिए कुछ अनुमान दे सकते हैं?
शमूएल

आप लोड कैपेसिटर से युक्त सर्किट का क्यू चाहते हैं, बीड का इंडक्शन (जिस क्षेत्र में यह इंडक्टिव है) और ट्रेस प्रतिरोध बहुत अधिक नहीं होना चाहिए, इसलिए आप चाहते हैं कि ट्रेस प्रतिरोध, कैप ईएसआर की तुलना में एक्ससी कम हो। प्लस मनका प्रतिरोध।
स्पायरो पेफेनी

@ शमूएल कैप के लिए चित्र बाईपास के लिए सामान्य मूल्यों के रूप में चित्र (10uF और 0.1uF) पर हैं। मैंने फेराइट बीड को नहीं चुना है, क्योंकि मुझे नहीं पता कि बिजली लाइन को छानने के लिए कौन सा प्रकार सबसे उपयुक्त है। मैं हर एलडीओ और खपत तत्व (एडीसी, डीएसी, ओपैम) के बीच एफबी को रखने की योजना बना रहा हूं। यदि आपके पास कोई सुझाव है, तो मुझे बताएं।
नज़र
हमारी साइट का प्रयोग करके, आप स्वीकार करते हैं कि आपने हमारी Cookie Policy और निजता नीति को पढ़ और समझा लिया है।
Licensed under cc by-sa 3.0 with attribution required.