Vdd आपूर्ति शुद्ध के लिए समानांतर में बहुत सारे कैपेसिटर क्यों? क्या हम सभी को एक बड़े संधारित्र से बदलने के लिए नहीं जोड़ सकते हैं?

Question

यहाँ एक बेसिस -2 बोर्ड के बिजली नियामक आईसी और फिल्टर का एक योजनाबद्ध है। यह केवल एक उदाहरण है, लेकिन यह मेरे द्वारा देखे गए कई डिजाइनों के समान है।

केवल एक बड़े संधारित्र के बजाय समानांतर में इतने सारे कैपेसिटर क्यों जोड़े जाते हैं? क्या कोई मुझे प्रत्येक आपूर्ति जाल के लिए एक बड़े संधारित्र के बजाय समानांतर में कई कई कैपेसिटर जोड़ने के लिए पेशेवरों और विपक्ष दे सकता है?

Comments

क्या डिज़ाइनर इन फ़िल्टरिंग कैपेसिटर को खोजने के लिए IC को प्राप्त होने वाली आपूर्ति के सबसे करीब है?

— 233 बजे dr3patel

अधिकांश डेटाशीट्स प्रति डिवाइस पावर पिन में एक कैप की सलाह देते हैं।

— कॉनर वुल्फ

डिकूपिंग कैप दिखाने का कैसा कचरा तरीका है ...

— मैट यंग

@MattYoung ने क्या कहा ...

— बिट्समैक

यह मुख्य सक्रिय घटक के रूप में एक बड़े एसओसी के साथ बड़े मल्टी-शीट डिजाइनों में बहुत विशिष्ट बन गया है। The Protel (Altium) ने ऐसा किया है कि चीनी डिजाइनर मुझसे कहते हैं। ओपी के रूप में, एक स्थान पर समाई लगाने के लिए प्रकाश की गति बहुत धीमी है। तेज धार वाले डिजिटल संकेतों के लिए करंट प्रदान करने के लिए आप हर जगह पर कैप लगाते हैं जो कि स्विचिंग होती है।

— सी। टाउन स्प्रिंगर

Answer 1

कैप्स प्रत्येक डिजिटल आईसी के करीब स्थित हैं, या ऐसे आईसी के छोटे सेट, ऐसे आईसी की वर्तमान मांगों में तेजी से उतार-चढ़ाव को सुचारू करने के लिए स्थानीय जलाशयों के रूप में कार्य करते हैं। यह उन तेजी से उतार-चढ़ाव वाली धाराओं को लंबे समय तक आपूर्ति तारों (पीसीबी निशान) पर उतार-चढ़ाव पैदा करने से रोकता है और संभवतः उन आपूर्ति तारों से जुड़े अन्य चिप्स को बाधित करता है।

कुछ उदाहरणों में आपको एक बड़ी टोपी भी दिखाई देगी, जिसके ठीक बगल में एक छोटी टोपी होगी। लार्ज कैप एक बड़ा जलाशय प्रदान करता है, लेकिन एक महत्वपूर्ण आंतरिक प्रतिरोध है, इसलिए एक छोटी सी टोपी जितनी जल्दी हो सके उतनी तेजी से प्रतिक्रिया नहीं करता है। तो एक साथ दो कैप जल्दी से प्रतिक्रिया कर सकते हैं और एक बड़ा जलाशय प्रदान कर सकते हैं।

वास्तविक कैपेसिटर में उनके "आदर्श" समाई के साथ श्रृंखला में कुछ आंतरिक प्रतिरोध और इंडक्शन दोनों हैं। प्रभाव बड़े मूल्य के कैपेसिटर के साथ बड़े होते हैं, और कैपेसिटर सामग्री और निर्माण के साथ भिन्न होते हैं। वर्तमान चर्चा के लिए, ये दोनों गैर-आदर्श विशेषताएं उस गति को धीमा करने के लिए कार्य करती हैं जिसके साथ संधारित्र प्रतिक्रिया कर सकता है।

एक अच्छी चर्चा यहां पाई जा सकती है: http://www.analog.com/library/analogdialogue/anniversary/21.html

हाई-स्पीड डिजिटल के लिए बोर्ड लेआउट पर एक अतिरिक्त लेख: http://www.ti.com/lit/an/scaa082/scaa082.df

Answer 2

इन कैप्स को "डिकॉउलिंग" कैपेसिटर के रूप में उपयोग किया जाता है। हालांकि वे ऐसा प्रतीत करते हैं कि वे सभी एक दूसरे के बगल में हैं, वे डिजिटल आईसी के पावर पिंस के बगल में सर्किट बोर्ड पर स्थित होंगे (अक्सर जोड़े में)।

एनालॉग सर्किटरी के विपरीत, एक डिजिटल सर्किट शॉर्ट, फास्ट बर्स्ट में पावर का उपयोग करता है। सभी निशान या तारों में कुछ इंडक्शन होता है, जो करंट को बदलने से रोकता है क्योंकि IC को इसकी आवश्यकता होती है। यह दो समस्याओं का कारण बनता है: वोल्टेज इनपुट पिन पर उतार-चढ़ाव करता है, और तेजी से बदलते वर्तमान के कारण विद्युत शोर को विकिरण करना पड़ता है।

एक decoupling संधारित्र दो मुख्य कार्य प्रदान करता है:

1. पहला कार्य इन दो समस्याओं को रोकना है। यह आईसी में एक छोटे पावर बफर के रूप में कार्य करता है, और आवश्यक तेजी से उतार-चढ़ाव वाली धाराओं को प्रदान कर सकता है। चूंकि वे आईसी के ठीक बगल में स्थित हैं, इसलिए शोर जनरेटर के रूप में कार्य करने के लिए कोई लंबा निशान नहीं है।

2. दूसरा कार्य एक फिल्टर के रूप में कार्य करना है, चिप के बाहर से देखा जाने वाला शोर। यह वह जगह है जहाँ कैपेसिटर के कई मूल्य खेलने में आते हैं। कैपेसिटर में कुछ छोटे परजीवी प्रेरण भी होते हैं। आपके द्वारा जोड़ा गया प्रत्येक संधारित्र एक LC फ़िल्टर बनाता है। प्रत्येक अलग संधारित्र मूल्य, परजीवी अधिष्ठापन के साथ मिलकर, आवृत्तियों की एक अलग श्रेणी को फ़िल्टर करता है। प्रत्येक पावर पिन पर 0.1uF कैप के बगल में 100pF देखना आम है। इस संयोजन में एक अनुकूल फ़िल्टरिंग बैंडविड्थ है।

इसलिए, भले ही आप नाममात्र बस समाई का मिलान करने के लिए एक बड़े संधारित्र का उपयोग कर सकते हैं, आप डिकॉउलिंग लाभों को खो देंगे।

Answer 3

इस FPGA में 500KHz से 500MHz की सीमा पर आवृत्तियों की एक विस्तृत श्रृंखला शामिल है। तो फ्लैट को मिसे से nsec तक बिजली की आपूर्ति प्रतिबाधा रखने के लिए, एक उचित मिश्रण में विभिन्न मूल्यों के कैपेसिटर के समानांतर संयोजन का उपयोग किया जाता है। मूल्य यह बहुत महत्वपूर्ण नहीं है और आमतौर पर यह 0.001μF से 4.7μF की सीमा पर होता है, लेकिन मूल्यों का संयोजन प्रतिबाधा को कम रखने और अनुनाद स्पाइक्स (उदाहरण के लिए प्रति दशक एक मूल्य) से बचने में मदद करता है, कम आवृत्ति संपादक उच्च ESR के साथ) और आवृत्ति की एक विस्तृत श्रृंखला में उनका अच्छा प्रदर्शन है, इसलिए किसी भी संयोजन की आवश्यकता नहीं है। विशिष्ट मूल्य 470μF से 1000μF हैं।

तो एक FPGA के आसपास या 50x कैपेसिटर को 1x680μF, 7x2.2μF, 13x0.47μF और 26x0.047μF के रूप में देखना सामान्य है

आगे पढ़ने के लिए मैं सिफारिश कर सकते हैं यह एक