श्रृंखला में दो द्वार क्यों नहीं हैं?

Question

मैं हाल ही में 74HC139 IC के लिए डेटशीट देख रहा हूं ताकि यह देखा जा सके कि यह मेरी परियोजना के लिए उपयुक्त है, और निम्नलिखित तर्क आरेख में आए हैं जो मुझे थोड़ा अजीब लगता है:

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

प्रत्येक इनपुट के लिए Yn, ट्रिपल-इनपुट NAND गेट के बाद दो नहीं गेट हैं; मुझे समझ में नहीं आता कि यह आवश्यक क्यों है क्योंकि साधारण बूलियन तर्क हमें बताता है:

$$\overline{\overline{A}}\equiv A\qquad \forall A \in \{\text{TRUE}, \text{FALSE}\}$$

इसलिए मैं मान रहा हूं कि कुछ इलेक्ट्रॉनिक आधारित कारण है कि आउटपुट से पहले दो इनवर्टर क्यों हैं? मैंने सुना है कि गेट्स को इनवर्टर बफ़र्स नहीं कहा जाता है, और ये पहले सर्किट को अलग-थलग करते हैं, हालाँकि, मैं इस के उपयोग को समझने का दावा नहीं कर सकता, इसलिए मैं किसी भी ज्ञान की सराहना करूँगा!

Answer 1

संभावित कारण:

1. भार संतुलन
   • A के चालक के पास गाड़ी चलाने के लिए अज्ञात संख्या में पंखे हैं। सर्किट के भीतर फैन-आउट और परजीवी इसे प्रेरित करता है इसकी गणना विशिष्ट सर्किट के लिए की जा सकती है, लेकिन हम अन्य सर्किट को नहीं जानते हैं जो ड्राइवर से जुड़े हैं। अनिवार्य रूप से इनवर्टर का उपयोग बफर समकक्ष के रूप में किया जा रहा है। और परजीवी का प्रबंधन करने में मदद करता है।
2. समय और कुल वर्तमान
   • संक्रमण गड़बड़ को कम करने के लिए, एक तेज संक्रमण स्विच के लिए दूसरे राज्य इनवर्टर का आकार हो सकता है। ऐसा करने से NAND गेट्स इनपुट अपडेट उसी समय के पास हो जाता है। समय-समय पर इनपुट बदलते रहने से बिजली बचाई जा सकती है और ट्रांज़िशन ग्लिट्स को कम किया जा सकता है।
3. सिग्नल बढ़ाने और शक्ति
   • VDD = 1.2V कहते हैं, लेकिन इनपुट 0.9V है। इनपुट अभी भी एक तार्किक 1 है, लेकिन कमजोर माना जाता है जो धीमी स्विचिंग का कारण बनता है और अधिक शक्ति को जला देता है। पहले इनवर्टर को संक्रमण को बेहतर तरीके से संभालने के लिए आकार दिया जा सकता है, जिससे वोल्टेज बाकी डिजाइन के लिए अधिक पूर्वानुमान योग्य हो जाता है।
   • वोल्टेज डोमेन में बदलाव की भी संभावना है। इस स्थिति में पहले राज्य में इनवर्टर एक चरण के रूप में कार्य कर सकता है, उदाहरण के लिए 5V इनपुट डोमेन से 2V डोमेन।
4. उपरोक्त में से कोई भी संयोजन

Comments

आपके संपूर्ण उत्तर के लिए धन्यवाद, लेकिन "परजीवी" से आपका क्या अभिप्राय है ?

— थॉमस रसेल

परजीवी समाई , प्रतिरोध और प्रेरण से आ सकता है । वे इच्छित डिज़ाइन का हिस्सा नहीं हैं और एक कारण उपकरण / सामग्री भौतिकी हैं।

— ग्रेग

Answer 2

गेट को स्विच करने के लिए आवश्यक समय कैपेसिटिव लोड की मात्रा पर निर्भर करता है जो इसे ड्राइव करना चाहिए, ट्रांजिस्टर का आकार और श्रृंखला में ट्रांजिस्टर की संख्या। इन्वर्टर में एक एनएफईटी (एन-चैनल फील्ड इफेक्ट ट्रांजिस्टर) और एक पीएफईटी (पी-चैनल एफईटी) शामिल है; तीन-इनपुट नंद द्वार के समानांतर में तीन पीएफईटी हैं और श्रृंखला में तीन एनएफईटी हैं। इन्वर्टर के रूप में एक आउटपुट कम स्विच करने के लिए 3-इनपुट नंद गेट के लिए, तीन एनएफईटी में से प्रत्येक को तीन गुना बड़ा होना होगा क्योंकि एक इन्वर्टर का एकल एनएफईटी होगा।

इस तरह की एक छोटी सी चिप के लिए, केवल ट्रांजिस्टर जिन्हें कोई महत्वपूर्ण भार चलाना होता है, वे आउटपुट पिन से जुड़े होते हैं। इनवर्टर द्वारा संचालित चार आउटपुट का उपयोग करते हुए, चार बड़े पीएफईटी और चार बड़े एनएफईटी, और छोटे लोगों का एक गुच्छा होना आवश्यक होगा। यदि कोई एनएफईटी को "1" का क्षेत्र बताता है, तो पीएफईटी में लगभग 1.5 का क्षेत्र होगा (पी-चैनल सामग्री एन-चैनल के साथ-साथ काफी काम नहीं करता है), लगभग 10. के कुल क्षेत्र के लिए। आउटपुट सीधे NAND गेट्स द्वारा चलाए जाते थे, बारह बड़े PFETs (कुल क्षेत्रफल 18) और बारह विशाल NFETs (कुल क्षेत्रफल 36, लगभग 54 के कुल क्षेत्रफल के लिए ) का उपयोग करना आवश्यक होगा। 20 छोटे NFETs और 20 छोटे PFETs जोड़ना - प्रत्येक 12 नंद के लिए, और इनवर्टर के लिए प्रत्येक 8] सर्किट बड़े ट्रांजिस्टर द्वारा खपत क्षेत्र को कम कर देगा 44 इकाइयों -80% से अधिक!

हालांकि कुछ ऐसे अवसर होते हैं जब एक आउटपुट पिन सीधे एक "लॉजिक गेट" द्वारा इनवर्टर के अलावा चलाया जाता है, ऐसे फैशन में ड्राइविंग आउटपुट आउटपुट ट्रांजिस्टर के लिए आवश्यक क्षेत्र को बहुत बढ़ा देता है; यह आम तौर पर केवल उन मामलों में ही सार्थक होता है, जैसे कि किसी उपकरण में दो बिजली-आपूर्ति इनपुट होते हैं और केवल एक आपूर्ति काम करने पर भी इसका आउटपुट कम करने में सक्षम होना चाहिए।

Answer 3

यदि NAND गेट स्पष्ट तरीके से बनाया गया है (GND के तीन समानांतर ट्रांजिस्टर और Vdd के लिए तीन श्रृंखला ट्रांजिस्टर) तो इसकी कम स्रोत क्षमता होगी, संक्रमण तेज नहीं होंगे, और देरी का समय लोड कैपेसिटिव पर निर्भर होगा। बफर जोड़ना (या तर्क को बहाल करने के लिए दो) उन सभी समस्याओं को साफ करता है।

यहाँ क्या एक विशिष्ट unbuffered पलटनेवाला (इस तरह योजनाबद्ध) है ...

..ट्रांसफर फ़ंक्शन (आउटपुट बनाम इनपुट लाइन (1) पर दिखाया गया है) जैसा दिखता है:

एक बफर के साथ, रेखा (1) एक चौकोर आकार के बहुत करीब होगी। (दूसरी पंक्ति वह धारा है जिसे खींचा जाता है)।

Answer 4

यह मूर्खतापूर्ण है यदि आप किसी चिप के तर्क को संप्रेषित करने का प्रयास कर रहे हैं। संभवतः यह इस तरह से खींचा जाता है क्योंकि आंतरिक रूप से कुछ बफरिंग चरण होते हैं। आंतरिक द्वार बहुत कम ड्राइव क्षमता वाले होते हैं। सिग्नल जो बाहर जाते हैं उन्हें एक बफर के माध्यम से जाने की आवश्यकता हो सकती है जो स्रोत और अधिक वर्तमान को सिंक कर सकता है। किसी भी तरह इस कार्यान्वयन विस्तार ने इसे तार्किक विवरण में बनाया है, जहां यह नहीं है। यदि श्रृंखला में दो इनवर्टर को एक तार से बदल दिया जाए तो तर्क समान होगा। फिर आउटपुट के लिए एक समग्र गति और वर्तमान ड्राइव युक्ति होनी चाहिए। तुम बस के रूप में अच्छी तरह से धीमी और अधिक शक्तिशाली नंद द्वार कल्पना कर सकते हैं।

Comments

डेटशीट "देरी" इकाइयों (उदाहरण के लिए "5 देरी" से आउटपुट तक) के संदर्भ में, विशिष्ट प्रसार देरी के बारे में बात करती है। मुझे लगता है कि यह उनके लिए तर्क आरेख खींचने का कारण है (यह कल्पना करने के लिए कि क्या देरी स्वयं पैदा कर रहा है)।

— शामतम्

अगर NAND गेट्स ने आउटपुट को सीधे निकाल दिया, तो किसी को भी आश्चर्य हो सकता है कि बढ़ती-बढ़ती स्पीड का असर होगा कि कितने NAND इनपुट कम थे। इसी तरह, अगर कुछ नंद इनपुट सीधे इनपुट पिन से जुड़े होते हैं, तो किसी को यथोचित आश्चर्य हो सकता है कि स्विचिंग थ्रेशोल्ड अन्य इनपुट के राज्यों से प्रभावित होगा या नहीं। प्रत्येक इनपुट में एक इनवर्टर फीड होता है, और एक इनवर्टर द्वारा खिलाया जाने वाला प्रत्येक आउटपुट का तात्पर्य है कि इस तरह के प्रभाव किसी भी महत्वपूर्ण डिग्री तक होने की संभावना नहीं है।

— सुपरकैट

@ चुप: मुझे उम्मीद है कि लॉजिक डायग्राम को डेटशीट में सही तर्क नहीं दिया जाएगा जैसा कि चिप पर किया गया है, बल्कि यह मुझे केवल वैचारिक रूप से दिखाने के लिए है कि चिप क्या करती है। कई डेटाशीट भी सही बाहर आते हैं और कहते हैं कि। जब तक कोई डेटशीट स्पष्ट रूप से विपरीत न हो, वह वही है जो मैं मानूंगा, और इसलिए स्पीडशीट, ड्राइव स्तर और डेटशीट में संख्याओं से परे की तरह कोई धारणा नहीं बनाते हैं।

— ओलिन लेट्रोप

Answer 5

हालांकि यह करने के लिए एक व्यर्थ बात की तरह लग सकता है, यह व्यावहारिक अनुप्रयोग है। यह कमजोर आउटपुट सिग्नल को बढ़ावा देगा। स्तर अपरिवर्तित है, लेकिन अंतिम इन्वर्टर की पूर्ण वर्तमान सोर्सिंग या डूबने की क्षमता लोड प्रतिरोध को चलाने के लिए उपलब्ध है यदि आवश्यक हो

Answer 6

पूर्व में, इस तरह की व्यवस्था का उपयोग देरी के लिए किया जाता था।

Comments

आपके द्वारा पोस्ट की गई अंतर्दृष्टि उपयोगी है। इसी समय, इस तरह की एक छोटी पोस्ट एक उत्तर के रूप में एक टिप्पणी के रूप में बेहतर काम करेगी।

— निक एलेक्सिव :