मैं MOSFET के स्विच समय को कैसे धीमा कर सकता हूं?

Question

मेरे पास एक NMOS है जो मेरे अनुप्रयोग के लिए बहुत तेज़ी से स्विच कर रहा है। गेट में मैं एक तर्क-स्तर वर्ग तरंग (PWM) भेज रहा हूं। मेरे लिए दुर्भाग्य से, जैसा कि अपेक्षित था, आउटपुट भी एक निकट वर्ग तरंग है।

मैं अधिक ट्रैपेज़ॉइडल होने के लिए वाउट कैसे प्राप्त कर सकता हूं? या किसी अन्य तरीके से कहा, आउटपुट पर सबसे कम दर को कम करने के लिए मैं सबसे सरल संशोधन क्या कर सकता हूं?

नोट: (Vin) NMOS & (Vout) के द्वार पर लगाया गया वोल्टेज NMOS की नाली में देखा जाने वाला वोल्टेज है।

Comments

बस एक नोट, क्योंकि हर कोई सोच रहा है। रोकनेवाला 50 वाट भार का प्रतिनिधित्व करता है, जिसे केवल 0.5 वर्ग मीटर के लिए स्पंदित किया जाएगा। हालाँकि, मैं इसे बहुत तेज़ी से चालू नहीं कर सकता।

— परेशानी।।

अद्यतन जानकारी को देखते हुए, मैंने अपना उत्तर

— एडम हेड

यदि आप 50 W लोड डाइविंग कर रहे हैं, तो धीमी गति से मोड़ने से MOSFET में महत्वपूर्ण बिजली अपव्यय हो सकता है। यदि आप रैंप पीडब्लूएम कर सकते हैं, तो यह आसान हो जाएगा।

— निक टी

Answer 1

एफईटी के प्रतिरोध पर आपके पास एकमात्र नियंत्रण गेट-स्रोत वोल्टेज है। आपको उस वोल्टेज के बदलाव को धीमा करना होगा। ऐसा करने का सबसे आम तरीका गेट पर आरसी फिल्टर है। अपने ड्राइव स्रोत और डिवाइस गेट के बीच एक अवरोधक लगाएं, और गेट का परजीवी समाई एक RC फ़िल्टर बनाएगा। रोकनेवाला जितना बड़ा होगा, टर्न-ऑन और टर्न-ऑफ धीमा होगा।

यदि रोकनेवाला बहुत बड़ा हो जाता है, तो आपके पास शोर प्रतिरोधक क्षमता के मुद्दे (झूठे गेट ट्रिगर और इस तरह) हो सकते हैं, इसलिए एक निश्चित प्रतिरोधक मान (शायद 10k-100k रेंज में) को स्विचिंग को धीमा करने के लिए कैपेसिटेंस गेट-सोर्स को जोड़ना बेहतर होगा। और नीचे।

एक सामान्य नियम के रूप में, मैंने हमेशा सभी FET पर पुलडाउन रेज़िस्टर के साथ RC फ़िल्टर लगाया। यह वृद्धि-समय पर नियंत्रण की अनुमति देता है, और बेहतर शोर प्रतिरक्षा प्रदान करता है।

^{इस सर्किट का अनुकरण करें - सर्किटलैब का उपयोग करके बनाई गई योजनाबद्ध}

ध्यान रखें कि किसी भी समय आपका FET पूरी तरह से "चालू" या "बंद" नहीं होता है, यह बढ़े हुए नुकसान को देखता है। यदि यह चालू है, तो डिवाइस में बहुत कम वोल्टेज होता है। यदि यह बंद है, तो डिवाइस में इसके माध्यम से कोई करंट नहीं है। किसी भी तरह से, कम नुकसान। लेकिन अगर आप इसके बीच में हैं, तो डिवाइस वोल्टेज और करंट दोनों को देखता है, जिसका अर्थ है कि उस अवधि के दौरान इसकी बिजली अपव्यय अधिक होती है। आप जितनी धीमी गति से चलते हैं, नुकसान उतना ही अधिक हो जाता है। किस बिंदु पर यह एक समस्या बन जाती है यह एफईटी, स्रोत और स्विचिंग आवृत्ति पर निर्भर करता है।

Comments

इसी तरह की समस्या "के बारे में पूरी तरह से" पर "या" बंद " Electronics.stackexchange.com/questions/265634/…

— user16307

Answer 2

पर्याप्त मिलर समय नहीं है? बस इसे बढ़ाओ।

Spehro यहाँ सही दृष्टिकोण है। मैं उसके कोट की पूंछ की सवारी करने और विचार पर थोड़ा विस्तार करने जा रहा हूं, क्योंकि इस तरह की चीज के लिए यह एक अच्छा विचार है।

$C_{\text{dg}}$एफईटी में विशेष है क्योंकि यह गेट को नकारात्मक प्रतिक्रिया प्रदान करता है। इसका क्या मतलब है कि यह भी ट्रांसकनेक्टेंस से गुणा हो जाता है ($g_{\text{fs}}$) की एफ.ई.टी. इसलिए, इसका आकार जितना बड़ा होता है उससे कहीं अधिक प्रभाव आपको विश्वास करने के लिए प्रेरित करेगा। लेकिन, के बारे में भूल जाते हैं$C_{\text{dg}}$ अभी के लिए और इसके बजाय नाली से गेट तक एक बाहरी संधारित्र जोड़ें ($C_{\text{fb}}$), क्योंकि यदि आप वास्तव में FET के उदय और गिरावट के समय को धीमा करना चाहते हैं तो आप क्या करेंगे। यहाँ चित्रण में मदद करने के लिए एक योजनाबद्ध है:

जैसा $V_{\text{drv}}$ उगता है और $V_{\text{ds}}$ गिरता है आप शायद देख सकते हैं कैसे $R_g$, $R_L$, $g_{\text{fs}}$, तथा $C_{\text{fb}}$ सभी के मूल्य को सीमित करने में एक भूमिका निभाते हैं $V_{\text{gs}}$। का छोटा संकेत अंतरण समारोह$V_{\text{ds}}$ के सापेक्ष $V_{\text{drv}}$ है:

$-\frac{R_L}{s C_{\text{fb}} \left(g_{\text{fs}} R_g R_L+R_g+R_L\right)+1}$

तथा, $R_g$, $R_L$, $g_{\text{fs}}$, तथा $C_{\text{fb}}$पोल बनाने में सभी शामिल हैं। (ध्यान दें, सभी FET समाई स्पष्टता के लिए यहां छोड़ दी गई हैं।)

यह दिखाने के लिए कि यह कैसे काम करता है, कुछ मूल्यों को बहुत ही सरलीकृत मॉडल में डालें। $R_g$ = 1000 ओम, $R_L$ = 2 ओम, $V_{\text{drv-pk}}$ = 5 वी, $V_{\text{cc}}$ = 10 वी, $g_{\text{fs}}$ = 5 एस।

यहाँ का एक प्लॉट है $V_{\text{ds}}$ के आवेदन पर $V_{\text{drv-pk}}$।

नीला वक्र है $C_{\text{fb}}$ = 100 पीएफ, और बैंगनी वक्र है $C_{\text{fb}}$= 1000 पीपीएफ। बेशक, स्विचिंग लॉस बहुत बड़ा और गले लगाने वाला होगा। यह भी उल्लेख किया जाना चाहिए कि इस तरह मिलर प्रतिक्रिया संधारित्र को जोड़ने से सर्किट डीवी / डीटी मोड़ पर अधिक संवेदनशील हो जाएगा।

Comments

लेकिन अगर मैं VV पर dV / dt (बहुत ज्यादा वोल्टेज स्पाइक) लगाता हूं, तो यह केवल क्षण भर के लिए ही सही होगा?

— परेशानी।।

@ hassan789 खैर, dV / dt ईवेंट्स क्षणिक एक तरह से या दूसरे हैं। यह Cfb के माध्यम से नाली से गेट तक चार्ज इंजेक्शन है, और Vcc और लोड की वास्तविक प्रकृति पर निर्भर करता है। यदि Vcc जल्दी दिखाई देता है और लोड में एक कैपेसिटिव तत्व होता है तो dV / dt कुछ चालन का कारण बन सकता है। एक मोटा अनुमान dV / dt ~ Vth / (RgCfb) के साथ सहनीय dV / dt से बना जा सकता है। या dV / dt उम्मीद से परे हो सकता है। बस जरूरत है जागरूक होने की।

— gsills

Answer 3

आप गेट पर एक श्रृंखला रोकनेवाला जोड़ सकते हैं। ईएमआई को कम करने या अत्यधिक ओवरशूट को रोकने के लिए अक्सर वृद्धि को धीमा करने के लिए ऐसा किया जाता है। स्पष्ट रूप से यह स्विचिंग लॉस (लेकिन चालन के नुकसान नहीं) को बढ़ाता है, इसलिए एक व्यापार बंद है। स्विचिंग को धीमा करने के साथ-साथ, इसमें देरी का समय भी जोड़ा जाएगा, इसलिए ध्यान रखें कि यदि क्रॉस-चालन या इसी तरह की समस्याओं का मौका है।

गेट रेज़िस्टर के दिए गए मान के लिए आपको जो ढलान मिलता है, वह गेट से सोर्स और गेट से लेकर ड्रेन तक की कैपेसिटेंस पर और साथ ही Vcc की वैल्यू पर निर्भर करेगा। जबकि MOSFET स्विच कर रहा है, रोकनेवाला चार्ज करने के लिए करंट की आपूर्ति करता है$C_{GS}$ साथ ही चार्ज करने के लिए वर्तमान $C_{DG}$Vcc और 0. के बीच चार्ज की कुल राशि अक्सर गेट चार्ज के रूप में डेटाशीट (दी गई शर्तों के तहत) में निर्दिष्ट होती है (नैनोक्यूलोम्स में मापा जाता है)। मिलर समाई के कारण ($C_{DG}$) लोड की प्रकृति के रूप में अच्छी तरह से खेलने में आता है।

Comments

क्या मैं ऐसा करके FET को पूरी तरह से चालू नहीं करने का जोखिम उठाता हूं?

— परेशानी।।

@ hassan789: वर्ग की लहर को संतृप्त करने से पहले फ्लिप नहीं करता है, नहीं।

— इग्नासियो वाज़क्वेज़-अब्राम्स

@ hassan789 नहीं, जैसा कि मैंने कहा कि यह चालन के नुकसान को नहीं बढ़ाएगा । कुछ समय बाद गेट वोल्टेज अनिवार्य रूप से बिना अवरोधक के समान होगा, क्योंकि गेट रिसाव बहुत छोटा होना चाहिए। बेशक MOSFET पूरी तरह से स्विचिंग के दौरान चालू नहीं होगा (बिजली अपव्यय को बढ़ाते हुए), लेकिन मुझे लगता है कि आपने जो मांगा है।

— स्पेरो पेफेनी

Answer 4

आपके MOSFET की परिचालन स्थिति क्या है?

जब स्विच के रूप में उपयोग किया जाता है, तो MOSFET अधिकांश समय दो राज्यों में होता है:

• अवरुद्ध: उच्च $V_{\text{ds}}$ वोल्टेज, कोई वर्तमान -> कोई विघटित शक्ति नहीं
• चालकता: बहुत कम $V_{\text{ds}}$ वोल्टेज ($I_{\text{d}} \times R_{\text{ds_on}}$), तेज करंट ($I_{\text{d}}$) -> छोटी विघटित शक्ति ($R_{\text{ds_on}} \times I_{\text{d}}^2$)

MOSFET बहुत कम समय के दौरान तीसरे राज्य में है। और यह तीसरी अवस्था तब होती है जब यह थोड़ा सा आचरण करता है: - गैर-नगण्य$V_{\text{ds}}$ वोल्टेज, गैर नगण्य वर्तमान। $I_{\text{d}} \times V_{\text{ds}}$ऊँचा हो सकता है! -> संभवत: बड़ी विघटित शक्ति।

यदि आप अपने MOSFET को इस तीसरी अवस्था में रखने के लिए डिज़ाइन करके योजना बनाते हैं, तो आपको यह सुनिश्चित करना होगा कि इसके जंक्शन के तापमान में वृद्धि इसे उस जंक्शन के लिए अधिकतम अनुमत तापमान से ऊपर नहीं जाने देगी। (डेटशीट में पाया गया) MOSFET की स्लीव रेट को कम करके सावधानीपूर्वक अध्ययन किया जाना है।

मैं नहीं जानता कि आप इसके साथ क्या कर रहे हैं। यदि यह एक एलईडी है और आप इसे तेज और उज्जवल बनाना चाहते हैं, लेकिन धीरे-धीरे, आप अपने MOSFET के गेट पर बेहतर PWM का उपयोग करेंगे और अभी भी इसे स्विच के रूप में उपयोग करेंगे। यदि PWM बहुत तेज है, तो यह एक मानव आंख के लिए ध्यान देने योग्य नहीं होगा।

मोटर चलाने के लिए भी यही दृष्टिकोण मान्य है।

Comments

दरअसल, im 3 राज्य का शोषण करने की कोशिश कर रहा है ... मेरे आवेदन के लिए, मैं चाहता हूं कि FET 3 राज्य में लंबे समय तक रहना चाहिए (मुझे पता है कि इसका मतलब है कि शराब जल जाएगी)। लेकिन यह केवल एक छोटी राशि के लिए रैखिक अवस्था में होगा

— परेशानी